[发明专利]一种用于FPGA芯片的程序固化方法

说明书

本发明公开一种用于FPGA芯片的程序固化方法，包括以下步骤：S1：将FPGA芯片的QSPI Flash分为第一区域和第二区域；S2：FPGA芯片上电，发送第一帧数据到上位机请求升级；S3：上位机发送抢占帧数据到FPGA芯片，第一区域抢占存储器的控制权，同时发送标志帧数据到上位机；S4：上位机发送起始帧到FPGA芯片，擦除第二区域中的数据；完成后发送应答帧数据到上位机，请求发送升级程序文件；S5：上位机发送升级程序文件到FPGA芯片并写入QSPI Flash中的第二区域，从而完成程序固化。本发明在FPGA芯片密封之前通过JTAG口固化执行升级的程序，并制定了升级协议，在JTAG口密封后，FPGA芯片通过CAN口和上位机进行连接，即可完成程序升级，不再需要专用JTAG口，使得程序升级更快捷。

技术领域

本发明涉及通信技术领域，特别涉及一种用于FPGA芯片的程序固化方法。

背景技术

赛灵思在2010年发布了可扩展处理平台的硬件架构，可满足复杂嵌入式系统的高性能、低功耗和多核处理能力要求；其核心本质就是将通用基础双ARM Cortex_A9 MPCore处理器系统作为“主系统”，结合低功耗28nm、14nm等工艺技术，以实现高度的灵活性、强大的配置功能和高性能。赛灵思公司把这类芯片归为Zynq-7000系列，该系列现有Zynq-7010、Zynq-7020、Zynq-7045、Zynq-7100等芯片。这种硬件架构改变了传统的FPGA+ARM/DSP核架构，提供了单CPU、多处理核、FPGA和ARM内部高速互联的新型解决方案，使用单片FPGA能很好地完成工作，能够灵活地用于各种领域。

现有技术中，Zynq-7000系列FPGA芯片程序固化均是采用外挂非易失性存储器QSPI(Quad SPI，四线SPI总线)Flash，程序最终生成的可固化文件后缀为.BIN格式(简称BIN文件)，程序固化即是将应用程序文件写入QSPI Flash，之后每次上电，FPGA芯片从QSPIFlash启动，再执行应用程序。与其他XILINX 7系列的器件不同的是，Zynq-7000系列并不支持从PL端直接进行启动配置，Zynq-7000系列的启动配置是分多级进行的，配置过程最少需要两步，一般都是通过专用的JTAG口进行固化升级的，通常包括以下三个阶段：

阶段0(Stage0)：简称BootROM，控制着整个芯片的初始化过程。该部分代码是不可修改的，处理器核在上电或者热启动时自动执行这部分代码，并对外部的NAND、NOR、SD等外设控制器进行初始化，同时还负责将阶段1的启动镜像(FSBL镜像)加载到OCM(Zynq-7000系列芯片上一个256K的RAM)，然后运行FSBL镜像，FSBL镜像来源由板上MIO[5:3]引脚选择的启动方式决定。

阶段1(Stage1)：第一阶段启动镜像(FSBL镜像)，可以由用户的代码来控制。完成的主要工作是：根据用户配置，完成PS端的初始化，包括对DDR外设控制器的初始化；使用比特流文件对PL进行配置；加载阶段2的代码(SSBL)到内存空间(DDR上)并运行。

阶段2(Stage2)：这一阶段通常可以是用户的PS端设计代码，也可以是第二阶段的代码(SSBL)，这个阶段可以完全由用户来控制。在采用Linux操作系统的设计中，该阶段运行的是SSBL(u-boot.elf)，并完成相应的启动配置功能。

但在许多使用赛灵思Zynq-7000系列FPGA芯片的应用中，在一些特殊情况下，为了试验或者其他目的需要将FPGA芯片做封闭处理，为了防止电磁干扰不能引出专用JTAG接口，从而影响到后续程序固化或升级。

发明内容

针对现有技术中FPGA芯片无专用JTAG接口时程序无法固化的问题，本发明提供一种用于FPGA芯片的程序固化方法，通过数据通信接口CAN口并制定相关协议，实现通过CAN口对FPG芯片进行程序固化，以进行软件升级。

为了实现上述目的，本发明提供以下技术方案：