[发明专利]一种图三角形计数算法的自旋存内计算架构有效
申请号: | 202010423053.X | 申请日: | 2020-05-19 |
公开(公告)号: | CN111709872B | 公开(公告)日: | 2022-09-23 |
发明(设计)人: | 王雪岩;杨建磊;赵巍胜 | 申请(专利权)人: | 北京航空航天大学 |
主分类号: | G06T1/60 | 分类号: | G06T1/60 |
代理公司: | 北京航智知识产权代理事务所(普通合伙) 11668 | 代理人: | 陈磊;张桢 |
地址: | 100191*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 三角形 计数 算法 自旋 计算 架构 | ||
1.一种图三角形计数算法的自旋存内计算架构,其特征在于,包括存储器、自旋存内计算阵列以及数据缓冲器,所述存储器用于存储大规模的图形数据,所述存储器中存储的图形数据被切片和压缩后,由有效切片索引和相应的有效切片数据表示;所述自旋存内计算阵列用于存储有效切片数据以及进行三角形计数算法所需的按位逻辑运算;所述数据缓冲器用于存储有效切片索引以及所述自旋存内计算阵列的存储状态;根据数据缓冲器中的有效切片索引,将相应的有效切片数据加载到自旋存内计算阵列中以进行按位逻辑运算;所述自旋存内计算阵列的存储状态被记录在数据缓冲器中以用于数据复用和交换;
所述自旋存内计算阵列基于自旋磁存储器,由多个存储体组成,多个存储体共享I/O和缓冲区,每个存储体由多个计算存储子阵列组成,所述多个计算存储子阵列连接到全局行解码器和共享的全局行缓冲区,修改所述自旋存内计算阵列的读取电路和写入驱动器,以支持三角形计数算法所需的按位逻辑功能;
所述自旋存内计算阵列的存储状态包括已加载哪些有效切片数据。
2.根据权利要求1所述的图三角形计数算法的自旋存内计算架构,其特征在于,所述自旋存内计算阵列为STT-MRAM阵列。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京航空航天大学,未经北京航空航天大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010423053.X/1.html,转载请声明来源钻瓜专利网。