[发明专利]像素阵列基板

说明书

一种像素阵列基板，包括基板、多个显示像素、多个感测像素及读出电路。基板具有第一区及第二区，其中第二区位于第一区与基板的边缘之间。多个显示像素设置于基板的第一区及第二区。多个感测像素设置于基板的第一区。读出电路电性连接至多个感测像素，其中读出电路的一部分设置于基板的第二区，且读出电路的一部分位于多个显示像素的两显示像素之间。

技术领域

本发明涉及一种像素阵列基板，且特别涉及包括感测像素的像素阵列基板。

背景技术

高屏占比与全面屏(Full-screen)的设计已成为中小尺寸面板规格的主流。为实现高屏占比与全面屏，可将指纹识别用的多个感测像素并入显示面板的像素阵列基板中，进而形成晶胞内的指纹识别面板(in-cell Fingerprint Panel)。晶胞内的指纹识别面板具有全屏式(也可称，非固定点式)的指纹识别功能，其可支援多种应用，能提升使用者体验并增加显示面板附加价值。在晶胞内的指纹识别面板中，多个感测像素的感测信号需通过读出电路传递至外部处理电路。然而，读出电路需占用显示面板的外脚接合(outer leadbonding；OLB)区，不利于显示面板的屏占比。

发明内容

本发明提供一种显示装置，性能佳。

本发明的一种像素阵列基板，包括基板、多个显示像素、多个感测像素及读出电路。基板具有第一区及第二区，其中第二区位于第一区与基板的边缘之间。多个显示像素设置于基板的第一区及第二区。多个感测像素设置于基板的第一区。读出电路电性连接至多个感测像素，其中读出电路的一部分设置于基板的第二区，且读出电路的一部分位于多个显示像素的两显示像素之间。

在本发明的一实施例中，上述的每一显示像素包括一数据线、一扫描线、一晶体管及一像素电极，显示像素的晶体管电性连接至数据线及扫描线，像素电极电性连接至显示像素的晶体管，一遮光图案遮蔽两显示像素的一者的扫描线及读出电路的一部分。

在本发明的一实施例中，上述的基板更具有第三区，位于第二区与基板的边缘之间。像素阵列基板还包括多条感测扇出走线，电性连接至读出电路且设置于基板的第三区。至少一显示像素位于读出电路的一部分与多条感测扇出走线之间。

在本发明的一实施例中，上述的读出电路的一部分包括重置电路的至少一部分。

在本发明的一实施例中，上述的读出电路的一部分包括主动负载电路的至少一部分。

在本发明的一实施例中，上述的读出电路的一部分包括多工器的至少一部分。

在本发明的一实施例中，上述的像素阵列基板还包括电性连接至多个感测像素的多条读出线。多工器包括多个选择晶体管，其中多工器的多个选择晶体管的多个第一端电性连接至多条读出线。读出电路的一部分包括多工器的多个选择晶体管。

在本发明的一实施例中，上述的像素阵列基板还包括电性连接至多个感测像素的多条读出线。多工器包括多个选择晶体管及多条汇流线，其中多工器的多个选择晶体管的多个第一端电性连接至多条读出线，且多工器的多个选择晶体管的多个第二端电性连接至多条汇流线。读出电路的一部分包括多条汇流线。

在本发明的一实施例中，上述的像素阵列基板还包括电性连接至多个感测像素的多条读出线。多工器包括多个选择晶体管以及多条汇流线，其中多工器的多个选择晶体管的多个第一端分别电性连接至多条读出线，且多工器的多个选择晶体管的多个第二端电性连接至多条汇流线。读出电路的一部分包括多条汇流线的至少一者及多工器的多个选择晶体管。

附图说明

图1为本发明一实施例的显示装置10的俯视图。

图2为本发明一实施例的像素阵列基板100的基板110的局部的俯视图。

图3示出本发明一实施例的基板110的第一区112的一个第一子区112a上的至少一显示像素DPX及一个感测像素FPX。图3对应图2的一个第一子区112a。