[发明专利]失效位数目计数电路及非易失性半导体储存装置

权利要求书

1.一种用于非易失性半导体储存装置的失效位数目计数电路，包括：

非易失性内存胞元数组，由多个内存胞元组成；以及控制电路，控制由多个区段组成的数据经由页缓冲器写入至所述内存胞元数组中及经由所述页缓冲器自所述内存胞元数组读取数据，且计数在所述写入或所述读取期间产生的失效位的数目；

其中所述页缓冲器经划分为具有默认容量的多个页缓冲器部分以用于输出指示通过位或失效位的计算结果数据；

所述失效位数目计数电路包含由串行电路构成的数据传送电路，在所述串行电路中多个开关组件经串联连接，所述开关组件经接通以用于来自所述页缓冲器部分中的每一者的指示通过位的所述计算结果数据且经断开以用于指示失效位的所述计算结果数据；

所述控制电路将计数启用信号输入至所述数据传送电路的一个输入端子，且依序传送所述计数启用信号直至下一开关组件对应于具有默认周期的频率而经由所述串行电路断开为止；以及

所述失效位数目计数电路包含频率计数器，在所述计数启用信号经输入至所述数据传送电路的一个输入端子之后直至所述计数启用信号达到所述数据传送电路的另一输出端子为止的所述频率的数目通过所述频率计数器计数为失效位数目。

2.如权利要求1所述的用于非易失性半导体储存装置的失效位数目计数电路，其中所述频率计数器经建构于用于控制所述非易失性半导体储存装置的芯片操作的运算电路中。

3.如权利要求1所述的用于非易失性半导体储存装置的失效位数目计数电路，其中当来自前一级的所述数据传送电路的传送数据为失效位且所述计算结果数据指示失效位时，所述数据传送电路将对应于所述页缓冲器的所述数据的数据传输至下一级的所述数据传送电路。

4.如权利要求1所述的用于非易失性半导体储存装置的失效位数目计数电路，进一步包括计算结果数据锁存器，所述计算结果数据锁存器暂时锁存来自所述页缓冲器部分中的每一者的指示通过位的所述计算结果数据且接着将所述计算结果数据传送至所述开关组件中的每一者的控制端子。

5.如权利要求1所述的用于非易失性半导体储存装置的失效位数目计数电路，包括分别对应于多个页缓冲器的多个频率计数器，

其中所述控制电路通过将来自所述多个频率计数器的失效位的数目相加来整体地计算所述多个页缓冲器的失效位的数目。

6.如权利要求1所述的用于非易失性半导体储存装置的失效位数目计数电路，其中所述开关组件中的每一者为P通道MOS晶体管。

7.如权利要求1所述的用于非易失性半导体储存装置的失效位数目计数电路，其中所述数据传送电路进一步包括电力供应电路，所述电力供应电路将默认电压施加至所述串行电路以用于传送所述计算结果数据使得传输速度的降低由于所述多个开关组件的导通电阻增大而并不发生。

8.一种非易失性半导体储存装置，包括如权利要求1所述的失效位数目计数电路。