[发明专利]像素电路

说明书

一种像素电路，具有数据晶体管、第一P型晶体管、第一N型晶体管、液晶电容、第二P型晶体管及第二N型晶体管。数据晶体管具有接收数据电压及栅极信号且耦接第一节点。第一P型晶体管及第一N型晶体管串联耦接于第一脉冲信号与第二脉冲信号之间，并且共同耦接第一节点及第二节点。液晶电容，耦接于第二节点与共同电压信号之间。第二P型晶体管及第二N型晶体管串联耦接于第一脉冲信号与第二脉冲信号之间，并且共同耦接第一节点及第二节点。

技术领域

本发明涉及一种像素电路，且特别涉及一种液晶像素电路。

背景技术

像素内存储器(Memory in Pixel，MIP)技术，为一种高阶显示器技术，其主要目的之一在于降低面板的耗电量，其技术效果有点类似电泳显示器(EPD)的双稳态(Bistability)，亦即在画面不变换、或仅少部分变换的情况之下，可达到极低或最低耗电的表现。不过MIP像素是通过像素本身内的存储单元，减少电压变换时的耗能，并且液晶是通过极性反转来驱动，因此像素需要根据驱动要求作电路设计。

发明内容

本发明提供一种像素电路，在没有反相器电路的情况下，仍可以极性反转的方式维持着液晶两端的电压，因此可在没有进行数据写入的时候，维持像素电路的正常操作。

本发明的像素电路，包括数据晶体管、第一P型晶体管、第一N型晶体管、液晶电容、第二P型晶体管及第二N型晶体管。数据晶体管具有接收数据电压的第一端、耦接第一节点的第二端及接收栅极信号的一控制端。第一P型晶体管具有接收第一脉冲信号的第一端、耦接第二节点的第二端及耦接第一节点的控制端。第一N型晶体管，具有耦接第二节点的第一端、接收第二脉冲信号的第二端及耦接第一节点的控制端。液晶电容，耦接于第二节点与共同电压信号之间。第二P型晶体管具有接收第一脉冲信号的第一端、耦接第一节点的第二端及耦接第二节点的控制端。第二N型晶体管，具有耦接第一节点的第一端、接收第二脉冲信号的第二端及耦接第二节点的控制端。

基于上述，本发明实施例的像素电路，其通过第二P型晶体管及第二N型晶体管交替地传送第一脉冲信号及第二脉冲信号到第一节点，以维持第一节点的电压。因此，即使没有进行数据写入，第一节点的逻辑电平仍会维持，进而维持像素电路所显示的颜色。再者，当像素电路是由第一节点、第二节点、数据晶体管、第一P型晶体管、第一N型晶体管、液晶电容、第二P型晶体管及第二N型晶体管所构成时，可以减少像素电路的电路面积，以应用于单位面积更高的每英寸像素(Pixels Per Inch，PPI)的显示面板。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。

附图说明

图1为依据本发明一实施例的像素电路的电路示意图。

图2是依据本发明一实施例的像素电路的驱动波形示意图。

附图标记说明：

100：像素电路

C_lc：液晶电容

D：第一节点

Data：数据电压

DP1～DP3：显示期间

Gate：栅极信号

P：第二节点

TD：数据晶体管

TN1：第一N型晶体管

TN2：第二N型晶体管

TP1：第一P型晶体管

TP2：第二P型晶体管

Vb：第一脉冲信号

VCOM：共同电压信号