[发明专利]一种最大化二维处理器阵列的重构方法

说明书

本发明公开一种最大化二维处理器阵列的重构方法，通过定义位置关系、处理器单元邻接单元集、定义邻接处理器单元的优先级、初始化起始逻辑列、定义不可用处理器单元、构造后续逻辑列、回溯和构造逻辑阵列来重构二维处理器阵列。本发明通过灵活的路由方式扩展了可用处理器单元的邻接单元集合，从而在一定程度上提升了处理器中无故障处理器单元的利用率，增大了可重构处理器阵列的规模。此外，本发明还可以在多项式时间内生成一个更大的逻辑阵列。

技术领域

本发明涉及重构阵列技术领域，具体涉及一种最大化二维处理器阵列的重构方法。

背景技术

随着超大规模集成电路(VLSI)和晶片规模集成电路(WSI)集成技术与集成工艺的不断发展与成熟，电子系统的集成密度不断增加，结构与功能的日益复杂，使得电子系统在制造时出现瑕疵的概率和运行时发生故障的概率显著提高。因此，保障高工艺技术集成电子系统的可靠性是目前急需解决的问题，特别是在航空航天、雷达、工业控制等任务关键系统中，对高可靠性电子系统的依赖性更强。以网状(Mesh)连接的处理器阵列由于其结构规整、简单等特性，使得它可以快速、高效地处理信号、图像等复杂的数据。但随着VLSI和WSI阵列密度的不断增加，单一芯片上集成处理单元的数量呈指数倍增长，加大了阵列生产过程中出现瑕疵的可能，并且随着应用的日趋复杂，需求的不断增加，使得处理器单元在使用过程中出现错误的概率也随之增大，而这些故障的处理器单元将会影响整个系统的可靠性。例如装载在空间飞行器中的芯片，由于工作环境的特殊性，使得芯片很容易发生故障，并且难以进行维护。因此，有必要使用有效的容错技术对含有故障处理器单元的VLSI处理器阵列进行重构，从而充分发挥系统的功效，提高系统的可靠性。

发明内容

本发明所要解决的是现有处理器阵列的故障处理器单元将会影响整个系统的可靠性的问题，提供一种最大化二维处理器阵列的重构方法。

为解决上述问题，本发明是通过以下技术方案实现的：

一种最大化二维处理器阵列的重构方法，包括步骤如下：

步骤1、构造起始逻辑列

步骤1.1、检测当前物理阵列最左侧第一列的物理列C₁上的无故障处理器单元的个数m：

如果m≥k，则在物理列C₁上随机选择k个无故障处理器单元形成起始逻辑列C₁'的k个无故障处理器单元；

如果m＜k，则调用FGCR算法构造出一条虚拟逻辑列，并从该虚拟逻辑列中随机选择k个无故障处理器单元形成起始逻辑列C₁'的k个无故障处理器单元；

步骤1.2、将起始逻辑列C₁'中k个无故障处理器单元按照设定的优先级规则进行排列，由此得到起始逻辑列

步骤1.3、在当前物理阵列上，将参与构造起始逻辑列C₁'的k个无故障处理器单元修改为已标记状态；

步骤2、基于上一次构造的逻辑列构造当前构造的逻辑列

步骤2.1、按照设定的优先级规则，从上一次构造的逻辑列C_q-1'的无故障处理器单元的邻接单元集合中选出优先级最高的无故障处理器单元，形成当前构造的逻辑列C_q'的无故障处理器单元

步骤2.2、按照设定的优先级规则，从上一次构造的逻辑列C_q-1'的无故障处理器单元的邻接单元集合中选出优先级最高，且为无故障处理器单元和的共同后继的无故障处理器单元，形成当前构造的逻辑列C_q'的无故障处理器单元

步骤2.3、在当前物理阵列上，将参与构造当前构造的逻辑列C_q'的k个无故障处理器单元修改为已标记状态；