[发明专利]一种交换机系统及其网口时间同步方法

说明书

本发明公开了一种交换机系统及其网口时间同步方法，进行了主控交换板、时钟板、业务板的分离式设计，通过各通信接口及其不同的通信协议传递带有时间戳的报文，发挥CPU串行运算，易于实现IEEE1588v2协议的优势，同时发挥FPGA并行运算，快速及时的优势，以CPU计算时间偏差，以FPGA修正偏差，最终通过1PPS+ToD接口将时钟同步给各个业务板上的交换芯片，本发明以独特的硬件及配套的方法流程的设计，相比于只能同步时钟频率的传统技术，可实现时间信息的同步。

技术领域

本发明涉及通信领域，具体涉及一种交换机系统及其网口时间同步方法。

背景技术

在通信系统中，为了实现一定数量级的数据交换容量，除了提高交换机的单个网口带宽外，通常采用多个网口来实现。同时为了实现与不同对端交换机接口的互连，交换机上也需要多个或多种网口。

随着互联网的发展，语音、视频通话、自动驾驶、物联网等越来越多的应用对网络时间同步提出了要求，对多网口交换机的网口同步也提出了要求，即要求整机全部网口的时间同步。

由于现有的交换机系统的限制，交换机网口时间同步方法也极其有限，通常采用纯硬件的方式：从接收到的数据中恢复出的时钟，再将时钟送给计数器，根据计数器数值算出运行时间，将计算出的运行时间与网口的RTC时钟进行比较，算出二者偏差值，根据偏差值对RTC时钟进行校准，以实现主从网口的时钟同步，再将同步后的网口RTC时钟与板上其他网口或其他板卡RTC时钟进行同步。该种方式只能同步时钟频率，不能同步时间信息。

发明内容

针对现有技术中的上述不足，本发明提供的一种交换机系统及其网口时间同步方法，解决了目前交换机网口时间同步技术只能同步时钟频率，不能同步时间信息的问题。

为了达到上述发明目的，本发明采用的技术方案为：一种交换机系统，包括：交换机背板、主控交换板、时钟板和N块业务板，N为大于1的整数；所述主控交换板、时钟板和N块业务板均与交换机背板固定连接；所述主控交换板与时钟板通信连接，且与N块业务板均通信连接；所述时钟板分别与N块业务板均通信连接。

进一步地，所述主控交换板的核心处理芯片包括交换芯片、CPU和FPGA；所述时钟板的核心处理芯片为FPGA；所述N块业务板的核心处理芯片均为交换芯片；所述每块业务板各自均包括M个网口，M为大于1的整数。

进一步地，所述主控交换板的交换芯片与主控交换板的CPU通过PCIE接口通信连接；所述主控交换板的CPU与主控交换板的FPGA通过管理接口通信连接；所述主控交换板的交换芯片通过数据接口与N块业务板的交换芯片通信连接；所述主控交换板的FPGA通过管理接口与时钟板的FPGA通信连接；所述时钟板的FPGA通过1PPS+ToD接口与N块业务板的交换芯片通信连接；所述每块业务板各自的交换芯片均与其M个网口通信连接。

进一步地，所述管理接口的通信协议包括SPI串行外设接口协议和UART串行通信协议。

一种交换机系统的网口时间同步方法，包括以下步骤：

S1、通过时钟板预设本地默认时间信息；

S2、根据默认时间信息，通过N块业务板得到具有本地时间戳和对端主机时间戳的PTP报文；

S3、将具有本地时间戳和对端主机时间戳的PTP报文输入主控交换板的CPU，并通过主控交换板的CPU计算本地默认时间信息与对端主机时间信息的偏差值；

S4、通过管理接口，将本地默认时间信息与对端主机时间信息的偏差值写入主控交换板的FPGA的寄存器，并通过主控交换板的FPGA及其管理接口将本地默认时间信息与对端主机时间信息的偏差值呈递给时钟板的FPGA；

S5、通过时钟板根据本地默认时间信息与对端主机时间信息的偏差值对本地时间进行校准，得到初步校准后的时间；