[发明专利]一种数据读取的方法及装置

说明书

本说明书公开了一种数据读取的方法及装置，处理器可获取数据读取的指令，查询指令携带的内存地址对应的缓存地址作为指定缓存地址，将存储在所述指定缓存地址中的数据作为第一数据，判断指令携带的内存地址与第一数据对应的地址是否一致，若一致，则读取第一数据，并将第一数据的状态更改为保留状态，若不一致，则根据指令携带的内存地址，读取存储在内存中的数据作为第二数据，并且判断第一数据的状态是否为保留状态，若是，则根据预设的调整规则，调整第一数据的状态，否则，将第一数据更改为第二数据存储在指定缓存地址中。本说明书解决了现有技术中处理器再次读取同一内存地址中的数据仍需等待较长时间的问题。

技术领域

本说明书涉及计算机技术领域，尤其涉及一种数据读取的方法及装置。

背景技术

处理器在运行时，经常需要访问内存，尤其是当处理器执行某些业务时，需要频繁访问内存中的同一地址。

目前，处理器可包括现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)、专用集成电路(Application Specific Integrated Circuit，ASIC)、中央处理器(central processing unit，CPU)、网络处理器(Neural-network Processing Unit，NPU)等。处理器在发出数据读取的指令之后，根据指令携带的内存地址，读取存储在内存中的数据。

由于内存向处理器返回数据存在较长时间的延迟，因此，若处理器已读取过存储在内存中的数据，再次读取存储在同一内存地址中的数据时，处理器仍存在较长时间的延迟，这就导致再次读取存储在同一内存地址中的数据，处理器依旧需要等待较长的时间。

发明内容

本说明书实施例提供一种数据读取的方法及装置，以部分解决现有技术存在的上述问题。

本说明书实施例采用下述技术方案：

本说明书提供的一种数据读取的方法，所述方法包括：

处理器获取数据读取的指令；

根据所述处理器中的缓存地址与内存中的内存地址的对应关系，查询所述指令携带的内存地址对应的缓存地址作为指定缓存地址；

将存储在所述指定缓存地址中的数据作为第一数据，判断所述指令携带的内存地址与所述第一数据对应的内存地址是否一致；

若一致，则读取所述第一数据，并将所述第一数据的状态更改为保留状态；

若不一致，根据所述指令携带的内存地址，读取存储在所述内存中的数据作为第二数据，并判断所述第一数据的状态是否为所述保留状态，若是保留状态，则根据预设的调整规则，调整所述第一数据的状态，若不是保留状态，将所述第一数据更改为所述第二数据存储在所述指定缓存地址中。

可选地，根据所述处理器中的缓存地址与内存中的内存地址的对应关系，查询所述指令携带的内存地址对应的缓存地址作为指定缓存地址，具体包括：

将所述指令携带的内存地址中的指定位地址，作为所述指定缓存地址，并查询。

可选地，判断所述指令携带的内存地址与所述第一数据对应的内存地址是否一致，具体包括：

判断存储在所述指定缓存地址中的数据是否存在；

若判断结果为存在，则查询存储在所述指定缓存地址中的内存地址，作为所述存储在所述指定缓存地址中的数据对应的内存地址，判断所述指令携带的内存地址与所述第一数据对应的内存地址是否一致；

若判断结果为不存在，则判断所述指令携带的内存地址与所述第一数据对应的内存地址不一致。

可选地，所述第一数据的状态通过存储在所述指定缓存地址中的命中数表征；