[发明专利]一种半导体器件隔离环的制造方法及半导体器件

说明书

本申请实施例公开一种半导体器件隔离环的制造方法，所述方法包括：提供第一半导体衬底，所述第一半导体衬底具有正面和背面；在所述正面上形成第一电路元件；从所述背面形成贯穿所述第一半导体衬底的导电通孔，所述导电通孔用于与所述第一电路元件导电互连；在形成所述导电通孔的同时或在形成所述导电通孔之后，从所述背面形成位于所述第一半导体衬底内的隔离环，所述隔离环在所述第一半导体衬底的所述第一电路元件的形成区域与其他电路元件的形成区域之间形成绝缘隔离。

技术领域

本申请实施例涉及半导体制造领域，特别涉及一种半导体器件隔离环的制造方法及半导体器件。

背景技术

典型的半导体集成电路(IC)设计要求一些电路元件与在该设计内的其他电路元件电隔离，以避免有害的电交互作用；例如，要求测试键结构(Test Key Structure)与主芯片区(Main Chip)的其他电路元件电隔离。在晶圆加工处理工艺中，一般会在芯片的切割道(Scribe Lane)上布置用于监测元件相关的电性参数的一些测试键结构，通过这些测试键结构来测试晶圆各项参数的合格率。在测试过程中，为了避免测试键结构与主芯片区的其他电路元件之间产生有害的电交互作用，通常需要在切割道和主芯片区之间设置隔离环来进行电隔离。然而，隔离环的形成相当于在衬底内形成了一道阻止电荷移动的屏障，这无疑会对后续的与衬底有关的制备过程造成影响；此外，隔离环的耐受情况如何，即隔离环能否确实有效地起到电隔离作用，也是本领域中需要探究的问题之一。

发明内容

有鉴于此，本申请实施例为解决现有技术中存在的至少一个问题而提供一种半导体器件隔离环的制造方法及半导体器件。

为达到上述目的，本申请实施例的技术方案是这样实现的：

第一方面，本申请实施例提供一种半导体器件隔离环的制造方法，所述方法包括：

提供第一半导体衬底，所述第一半导体衬底具有正面和背面；

在所述正面上形成第一电路元件；

从所述背面形成贯穿所述第一半导体衬底的导电通孔，所述导电通孔用于与所述第一电路元件导电互连；

在形成所述导电通孔的同时或在形成所述导电通孔之后，从所述背面形成位于所述第一半导体衬底内的隔离环，所述隔离环在所述第一半导体衬底的所述第一电路元件的形成区域与其他电路元件的形成区域之间形成绝缘隔离。

在一种可选的实施方式中，所述第一电路元件包括依次形成于所述第一半导体衬底上的栅介质层以及栅极层；

所述导电通孔与所述第一电路元件的所述栅极层导电互连。

在一种可选的实施方式中，形成所述隔离环，包括：

从所述背面刻蚀所述第一半导体衬底，形成贯穿所述第一半导体衬底的环形开口；

在所述环形开口内填充绝缘材料，以形成所述隔离环。

在一种可选的实施方式中，在形成所述导电通孔的同时，从所述背面形成位于所述第一半导体衬底内的隔离环，包括：

在从所述背面刻蚀所述第一半导体衬底时，形成了贯穿所述第一半导体衬底的所述环形开口和一孔形开口；所述孔形开口的直径大于所述环形开口的环宽；

填充所述绝缘材料；所述绝缘材料填满所述环形开口，以在所述环形开口内形成所述隔离环；所述绝缘材料未填满所述孔形开口，而在所述孔形开口的侧壁上形成绝缘侧墙；

在所述绝缘侧墙内填充导电材料，以在所述孔形开口内形成所述导电通孔。

在一种可选的实施方式中，所述半导体器件包括芯片区和切割道区，所述芯片区的外周形成有用于保护内部芯片的导电密封环；

所述第一电路元件位于所述切割道区；