[发明专利]一种时序控制器及显示面板

权利要求书

1.一种时序控制器，其特征在于，包括：

接收模块，用于接入视频源中存储长度为N比特的像素数据；

分组模块，与所述接收模块的输出端连接，用于接入所述像素数据，并按照存储长度分组所述像素数据为X段，且位于分组接合处的相邻段所述像素数据具有叠合区，所述叠合区的存储长度为M比特；

行存储模块，与所述分组模块的输出端连接，用于在不同的存储分区中依序存储X段的所述像素数据；

图像处理模块，与所述行存储模块连接，用于依序读出及处理X段的所述像素数据；

重组模块，与所述图像处理模块的输出端连接，用于接入X段的所述像素数据，且擦除位于每段所述像素数据尾端的所述叠合区，和重组X段的所述像素数据；以及

输出模块，与所述重组模块的输出端连接，用于输出所述像素数据。

2.根据权利要求1所述的时序控制器，其特征在于，所述X为大于1的正数。

3.根据权利要求2所述的时序控制器，其特征在于，M小于N/X。

4.根据权利要求1所述的时序控制器，其特征在于，所述图像处理模块包括控制单元和过驱动单元；

所述控制单元与所述接收模块、所述分组模块、所述行存储模块、所述重组模块、所述输出模块以及所述过驱动单元连接；所述过驱动单元的输入端与所述行存储模块的输出端连接；所述过驱动单元的输出端与所述重组模块的输入端连接。

5.根据权利要求4所述的时序控制器，其特征在于，所述图像处理模块还包括白平衡测试单元；

所述白平衡测试单元与所述控制单元连接；所述白平衡测试单元的输入端与所述过驱动单元的输出端连接；所述白平衡测试单元的输出端与所述重组模块的输入端连接。

6.根据权利要求1所述的时序控制器，其特征在于，所述M为至少一个比特的存储长度。

7.根据权利要求2所述的时序控制器，其特征在于，所述X为不小于2的正整数。

8.根据权利要求6所述的时序控制器，其特征在于，所述M为8个比特的存储长度。

9.一种显示面板，其特征在于，包括如权利要求1至8任一项所述的时序控制器。

10.根据权利要求9所述的显示面板，其特征在于，还包括源驱动器；所述时序控制器的输出端与所述源驱动器的输入端连接。