[发明专利]用于低电压的列译码电路

权利要求书

1.一种用于低电压的列译码电路，其特征在于，至少包括反相器、若干个PMOS管和NMOS管；

所述反相器的输入端为所述列译码电路的输入端，所述反相器的输出端与第一PMOS管的栅极、第一NMOS管的栅极连接；

所述第一PMOS管的源极与第一NMOS管的漏极连接后与第二NMOS管连接，所述第二NMOS管的漏极连接灵敏放大器，所述第二NMOS管的源极连接存储单元；

所述第一PMOS管与第二PMOS管连接，第一NMOS管与第三NMOS管连接，所述第二PMOS管的栅极接第一电压，所述第三NMOS管的栅极接第二电压，所述第一电压与所述第二电压相反；

当读取所述存储单元时，所述列译码电路的输入端为高电平，所述第一PMOS管的源极、所述第一NMOS管的漏极、所述第二NMOS管的栅极处的电压均为电源电压；

将所述第一电压置为高电平，所述第二PMOS管关断，以及将所述第二电压置为低电平，所述第三NMOS管关断，所述第一PMOS管的源极、所述第一NMOS管的漏极、所述第二NMOS管的栅极均处于纯电容状态。

2.根据权利要求1所述的用于低电压的列译码电路，其特征在于，所述反相器中的PMOS管接电源电压，所述反相器中的NMOS管接地；

所述第一PMOS管的漏极与第二PMOS管的源极连接，所述第一NMOS管的源极与所述第三NMOS管的漏极连接，所述第二PMOS管的漏极接电源电压，所述第三NMOS管的源极接地。

3.根据权利要求1所述的用于低电压的列译码电路，其特征在于，所述第一PMOS管的源极、所述第一NMOS管的漏极、所述第二NMOS管的栅极三者连接。

4.根据权利要求1所述的用于低电压的列译码电路，其特征在于，所述第二NMOS管的源极连接所述存储单元的位线。

5.根据权利要求1所述的用于低电压的列译码电路，其特征在于，所述第一电压初始置为低电平，第二电压初始置为高电平。

6.根据权利要求1所述的用于低电压 的列译码电路，其特征在于，在所述灵敏放大器的充电过程中，当所述第二NMOS管漏极的电压达到所述第二NMOS管的阈值电压时，所述第一PMOS管的源极、所述第一NMOS管的漏极、所述第二NMOS管的栅极三者处的电压上升至预定电压，所述第二NMOS管导通；

其中，V_YS＝VDD+△V，

V_YS表示所述第一PMOS管的源极、所述第一NMOS管的漏极以及所述第二NMOS管的栅极三者处的电压，VDD表示电源电压，△V表示所述第一PMOS管的源极、所述第一NMOS管的漏极以及所述第二NMOS管的栅极处因电容耦合作用产生的电压增幅。

7.根据权利要求1所述的用于低电压的列译码电路，其特征在于，当读取所述存储单元结束后，将所述第一电压置为低电平，将所述第二电压置为高电平。