[发明专利]具有定时修正电路的集成电路和相关定时修正单元

说明书

一种集成电路包括路径逻辑和定时修正电路。该路径逻辑耦接在第一电路的输出引脚和第二电路的输入引脚之间。定时修正电路具有耦接到路径逻辑的输入引脚，并且用于调整路径逻辑的传播延迟。定时修正电路在正常操作下不会引入短路电流。

交叉引用

本发明要求：编号为16/383,650，申请日为2019年4月14日的美国专利申请的优先权。上述美国专利申请在此一并作为参考。

技术领域

本发明公开的实施方式涉及一种集成电路设计，并且更具体地，涉及一种具有在正常操作下不引入短路电流的定时修正电路的集成电路和单元库中的相关定时修正单元。

背景技术

建立和保持时间检查是集成电路布局设计的定时验证中最常使用的定时检查类型。例如，同步输入具有关于时钟输入的建立和保持时间规范。这些检查指定数据输入必须在紧邻时钟沿前后的特定时间段内保持稳定。紧邻时钟沿之前的时间段称为建立时间。紧邻时钟沿之后的时间段称为保持时间。当集成电路布局设计的定时验证指示定时违规(violation)(例如，建立时间违规和/或保持时间违规)时，集成电路布局设计需要适当修改以满足定时要求(例如，建立时间要求和/或保持时间要求)。

发明内容

根据本发明的示例性实施方式，提出了一种具有在正常操作下不引入短路电流的定时修正电路的集成电路和单元库中的相关定时修正单元。

根据本发明的第一方面，公开了一种示例性集成电路。该示例性集成电路包括路径逻辑和定时修正电路。路径逻辑耦接在第一电路的输出引脚和第二电路的输入引脚之间。定时修正电路具有耦接到路径逻辑的输入引脚，并且被布置为调节路径逻辑的传播延迟，其中，定时修正电路在正常操作下不引入短路电流。

根据本发明的第二方面，公开了一种存储程序代码的示例性非暂时性存储装置。当由处理器加载并执行时，程序代码指示处理器执行以下步骤：利用包括第一定时修正单元和第二定时修正单元的单元库，其中，第一定时修正单元表示在正常操作下引入短路电流的第一定时修正电路，并且第二定时修正单元表示在正常操作下不引入短路电流的第二定时修正电路；以及执行单元调换命令以使用至少一个第二定时修正单元代替集成电路布局设计中的至少一个第一定时修正单元。

根据本发明的第三方面，公开了一种存储程序代码和单元库的示例性的非暂时性存储装置。当由处理器加载并执行后，程序代码指示处理器执行以下步骤：从单元库中选择定时修正单元，其中，定时修正单元表示在正常操作下不引入短路电流的定时修正电路；并且将定时修正单元添加到集成电路布局设计中。

本发明提出的具有定时修正电路的集成电路和相关定时修正单元可以增加集成电路布局设计的灵活性。

在阅读了各种图片和附图中所示的优选实施例的详细描述后，本发明的这些和其他目标对于本领域技术人员将变得显而易见。

附图说明

图1是示出根据本发明的实施方式的集成电路的图。

图2是示出根据本发明的实施方式的在正常操作下引入短路电流的定时修正电路的图。

图3是示出图2所示的反相器的示例性布局的图。

图4是示出根据本发明的实施方式的在正常操作下不引入短路电流的定时修正电路的图。

图5是示出根据本发明的实施方式的基于第一金属氧化物半导体(metal oxidesemiconductor，MOS)电容器的定时修正电路的图。

图6是示出图5所示的定时修正电路的示例性布局的图。

图7是示出根据本发明的实施方式的基于第二MOS电容器的定时修正电路的图。