[发明专利]沟槽的刻蚀方法

说明书

本发明公开了一种沟槽的刻蚀方法，包括步骤：在半导体衬底表面形成底部硬质掩膜层和由第一多晶半导体材料层、第一介质层和第二多晶半导体材料层叠加而成的顶部硬质掩膜层；形成光刻胶图形；进行第一次刻蚀将光刻胶图形转移到第二多晶半导体材料层中；进行第二次刻蚀将图形结构转移到第一介质层中；进行第三次刻蚀将第二多晶半导体材料层以及打开区域的第一多晶半导体材料层去除；进行第四次刻蚀将打开区域的底部硬质掩膜层去除；进行第五次刻蚀在半导体衬底中形成沟槽。本发明能减少光刻胶的厚度从而能缩小沟槽的开口宽度以及实现对沟槽的开口尺寸的精确控制，同时能增加硬质掩膜层的厚度从而能增加沟槽的深度。

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种沟槽的刻蚀方法。

背景技术

超级结器件或者深沟槽电容器件中的沟槽的深度往往达数十微米，故超级结器件或者深沟槽电容器件的沟槽通常也称为深沟槽。在超级结器件或者深沟槽电容器件等应用场景下，深沟槽的刻蚀是一个关键性乃至决定性的工艺。深沟槽通常形成于半导体衬底如硅衬底中，深沟槽通常是通过对硅衬底进行硅的刻蚀实现的，为了实现对硅衬底进行刻蚀，通常还需要在硅衬底表面形成硬质掩膜层(HM)，现有方法中，一般采用氧化层(Oxide)、氮化层(Nitride)和氧化层的叠加层(ONO)或者纯氧化层的方式做为硬掩膜层，其中ONO的最上层氧化层或者纯氧化层的厚度可以到达2μm乃至更厚。

随着器件节点的进一步发展，沟槽尺寸需要做到1μm甚至以内。由于光刻胶和氧化层的刻蚀选择比很差，接近与1:1，也即光刻胶和氧化层的刻蚀速率相当，这时会出现如下矛盾：为了保证对较小特征尺寸(CD)进行光刻以及保证光刻精度，需要薄的光刻胶；但是为了打开厚达2μm以上的HM，则需要超过2μm的光刻胶。也即，如果光刻胶的厚度达2微米以上时，则虽然能保证对HM的氧化层进行很好的刻蚀从而实现将光刻胶图形转移到HM的氧化层中，但是2微米以上后的光刻胶无法实现宽度为1微米以下的沟槽的光刻；而较薄的光刻胶虽然能实现对1微米以下的沟槽的光刻，但是却无法完全实现将光刻胶图形转移到HM的氧化层中，因为在较薄的光刻胶图形完全消耗时，HM的氧化层还不能被完全刻穿。

为了解决这上面描述的矛盾，现有方法中采用了双HM系统，利用光刻胶打开第一层HM，再利用第一层HM打开第二层HM。但是在深沟槽刻蚀场景下，有很多限制。深沟槽的HM对形貌有要求，所以其刻蚀对于Oxide及Nitride选择比很差，Nitride也不适合长过厚，所以不适用。

常用半导体膜层里多晶硅(Poly)对HM的Oxide和Nitride的选择比比较好，但是问题在于HM开口后HM表面的Poly不能存留，因为Poly残留会影响沟槽刻蚀气氛，进而导致沟槽刻蚀形貌异常。

发明内容

本发明所要解决的技术问题是提供一种沟槽的刻蚀方法，能减少光刻胶的厚度从而能缩小沟槽的开口宽度以及实现对沟槽的开口尺寸的精确控制，同时能增加硬质掩膜层的厚度从而能增加沟槽的深度。

为解决上述技术问题，本发明提供的沟槽的刻蚀方法包括如下步骤：

步骤一、提供用于形成沟槽的半导体衬底，在所述半导体衬底表面形成底部硬质掩膜层，在所述底部硬质掩膜层表面形成由第一多晶半导体材料层、第一介质层和第二多晶半导体材料层叠加而成的顶部硬质掩膜层。

所述第一介质层的材料和所述半导体衬底、所述第一多晶半导体材料层和所述第二多晶半导体材料层的半导体材料之间具有刻蚀速率差异并能实现选择性刻蚀。

所述第一介质层的厚度根据所述沟槽的深度设置且满足在后续所述沟槽的刻蚀工艺完成后所述第一介质层依然会保留部分厚度。

所述第二多晶半导体材料层为用于将光刻胶图形向所述第一介质层的转移的过渡层，以消除所述第一介质层的厚度对后续形成的光刻胶厚度的制约，从而减少所述光刻胶厚度并从而提高光刻精度。