[发明专利]解码电路

说明书

本发明涉及一种解码电路，其中，该电路包括总线解码模块，总线解码模块包括边沿检测子模块、边沿屏蔽子模块及脉宽检测子模块；边沿检测子模块根据数字电平信号生成起始沿触发信号和结束沿触发信号，边沿屏蔽子模块接受起始沿触发信号后触发脉宽检测子模块中的计数器开始清零计数，并在此后第一时间段内对边沿检测子模块发送的起始沿触发信号和结束沿触发信号进行屏蔽；边沿屏蔽子模块接受结束沿触发信号后触发脉宽检测子模块根据所述计数器的计数值对脉宽进行检测；通过对第一时间段内的信号进行屏蔽，实现抗干扰的效果。采用该种解码电路避免了干扰信号对解码准确性的影响，实现更精准地解码，具备稳定性好、成本低、适用广泛的特点。

技术领域

本发明涉及通信领域，尤其涉及编解码领域，具体涉及一种解码电路。

背景技术

在二总线通信领域，主控制器与各个从设备之间一般通过二线制总线连接。二线制总线实现了既供电又通信的功能，设备端的通信包含了解码部分以及回码部分，现有的解码方式都是通过较复杂的硬件电路以及较多的软件资源来实现。

图1为现有技术中一实现二总线通信的电路的原理图，该电路实现二总线通信主要是通过比较器CMP将输入信号VIN与阈值电压V_TH进行比较，阈值电压V_TH一般由外部电压分压产生。当V_INV_TH，第一比较器CMP输出的数字电平信号CMP_OUT的结果为高电平，反之，输出数字电平信号CMP_OUT为低电平。把数字电平信号CMP_OUT输入到单片机MCU进行解码处理，从而实现了二总线通信的功能。通过图1中的这种电路实现总线解码时，存在如下缺点：

1、若要实现相应功能，该解码电路外围需要额外设置的器件较多，并且比较阈值固定单一，在实际应用中不方便且生产成本较高；

2、现有的解码方式需要复杂的软件编程，通信速率也很难进一步提高，在某些应用下由于软件开销占用较多使得核心算法复杂度提升受限；

3、由于实际信号中会有许多毛刺，使得解码电路易受干扰信号影响，影响解码结果的准确性。

发明内容

本发明为了克服至少一个上述现有技术的缺点，提供了一种性能优越、解码精准、适应性佳的解码电路。

为了实现上述目的，本发明的解码电路具有如下构成：

该解码电路，其主要特点是，所述的解码电路包括总线解码模块，所述的总线解码模块包括边沿检测子模块、边沿屏蔽子模块及脉宽检测子模块，所述脉宽检测子模块包括计数器；

所述的边沿检测子模块接受数字电平信号，根据所述的数字电平信号的上升沿生成起始沿触发信号根据所述数字电平信号的下降沿生成结束沿触发信号、或根据所述数字电平信号的下降沿生成起始沿触发信号根据所述数字电平信号的上升沿生成结束沿触发信号，并将所述起始沿触发信号和所述结束沿触发信号发送给所述的边沿屏蔽子模块；

所述的边沿屏蔽子模块接受所述的起始沿触发信号，由所述的边沿屏蔽子模块的第一输出端将所述的起始沿触发信号发送至所述的脉宽检测子模块，触发所述的脉宽检测子模块的计数器开始清零计数，并在此后第一时间段内对所述的边沿检测子模块发送的起始沿触发信号和结束沿触发信号进行屏蔽，不触发所述的脉宽检测子模块的计数器开始清零计数；所述的边沿屏蔽子模块接受所述的结束沿触发信号，由所述的边沿屏蔽子模块的第二输出端将所述的结束沿触发信号发送至所述的脉宽检测子模块，触发所述的脉宽检测子模块根据所述计数器的计数值对脉宽进行检测。

较佳地，所述的边沿屏蔽子模块在接受到所述的结束沿触发信号后的第二时间段内对所述的边沿检测子模块发送的起始沿触发信号和结束沿触发信号进行屏蔽。

更佳的，所述的脉宽检测子模块还包括临时寄存器；

所述的计数器的第一输出端构成所述的脉宽检测子模块的第一输出端，与所述的边沿屏蔽子模块的第一输入端相连接；