[发明专利]多层陶瓷电子组件及其制造方法

说明书

本发明提供一种多层陶瓷电子组件及其制造方法，所述多层陶瓷电子组件包括：陶瓷主体，包括设置为彼此面对的第一内电极和第二内电极以及介于所述第一内电极和所述第二内电极之间的介电层。当所述介电层的平均厚度表示为“td”，所述第一内电极和所述第二内电极的平均厚度表示为“te”，并且在内电极的预定区域中的多个点处测量的内电极的厚度的标准偏差表示为“σte”时，所述内电极的厚度的标准偏差与所述介电层的平均厚度的比表示为“σte/td”，“σte/td”满足0.12≤σte/td≤0.21。

本申请要求于2019年7月22日在韩国知识产权局提交的第10-2019-0088300号韩国专利申请的优先权的权益，该韩国专利申请的全部公开内容通过引用被包含于此。

技术领域

本公开涉及一种多层陶瓷电子组件及其制造方法，并且更具体地，涉及一种具有优异的可靠性的多层陶瓷电子组件及其制造方法。

背景技术

通常，诸如电容器、电感器、压电器件、压敏电阻、热敏电阻等的使用陶瓷材料的电子组件可包括：利用陶瓷材料形成的陶瓷主体、形成在陶瓷主体的内部的内电极以及安装在陶瓷主体的表面上以连接到内电极的外电极。

在多层陶瓷电子组件中，多层陶瓷电容器包括：多个堆叠的介电层、设置为彼此相对并且介电层介于其间的内电极以及电连接到内电极的外电极。

多层陶瓷电容器由于其小尺寸、高容量和易于安装而被广泛用作诸如计算机、PDA和移动电话的移动通信装置的组件。

近年来，由于电子装置行业的高性能以及轻量化和小型化，因此也需要电子组件的小型化、高性能和高容量。

具体地，同时实现小尺寸、高性能和高容量的方法是通过减小多层陶瓷电容器的介电层的厚度和内电极层的厚度来层叠大量的层。目前，介电层的厚度已达到约0.6μm的水平，并且正在继续变薄。

因此，尽管内电极和电介质之间的界面的接触比(contact ratio)持续增加，但是可能存在以下问题：金属和陶瓷结合的区域的结合力低，并因此易分层和开裂。

分层和开裂导致多层陶瓷电容器的耐湿可靠性的劣化，因此，需要一种用于确保材料或结构方面的高可靠性的新方法以解决这样的问题。

包括在本背景技术部分中的信息仅用于增加对本公开的一般背景技术的理解，而不可被视为任意形式的暗示或承认该信息构成本领域技术人员已知的现有技术。

发明内容

本公开涉及一种多层陶瓷电子组件及其制造方法，并且更具体地，涉及一种具有优异的可靠性的多层陶瓷电子组件及其制造方法。

根据本公开的一方面，一种多层陶瓷电子组件包括：陶瓷主体，包括设置为彼此面对的第一内电极和第二内电极以及介于所述第一内电极和所述第二内电极之间的介电层，其中，当所述介电层的平均厚度表示为“td”，所述第一内电极和所述第二内电极的平均厚度表示为“te”，并且在内电极的预定区域中的多个点处测量的内电极的厚度的标准偏差表示为“σte”时，所述内电极的厚度的标准偏差与所述介电层的平均厚度的比表示为“σte/td”，“σte/td”满足0.12≤σte/td≤0.21。

根据本公开的另一方面，一种制造多层陶瓷电子组件的方法包括以下步骤：制备均包含陶瓷粉末的陶瓷生片；用包含导电金属颗粒和添加剂的导电膏在每个陶瓷生片上形成内电极图案；堆叠其上均形成有内电极图案的陶瓷生片，从而形成陶瓷层叠体；以及烧制陶瓷层叠体以形成陶瓷主体，陶瓷主体包括至少一个介电层和至少一个内电极。当所述至少一个介电层的平均厚度表示为“td”，所述至少一个内电极的平均厚度表示为“te”，并且在内电极的预定区域中的多个点处测量的内电极的厚度的标准偏差表示为“σte”时，所述内电极的厚度的标准偏差与所述介电层的平均厚度的比表示为“σte/td”，“σte/td”满足0.12≤σte/td≤0.21。

附图说明