[发明专利]像素阵列基板

说明书

一种像素阵列基板包括多个像素结构。每一像素结构包括数据线、扫描线、主动元件及像素电极。像素电极包括第一子像素电极及第二子像素电极。第一子像素电极包括第一主干部、第二主干部和多个第一分支部。第二子像素电极包括第三主干部、第四主干部和多个第二分支部。多个像素结构的多条数据线在第一方向上排列。每一像素结构的第一子像素电极及第二子像素电极在第一方向上排列，且每一像素结构的第二主干部及第四主干部分离。

技术领域

本发明关于一种像素阵列基板。

背景技术

单一配向区域的液晶显示面板，在不同视角下，由于光线行进的路径不同，因此相位延迟也不相同，造成在不同位置观影时所感受到的画面亮度不同，降低观赏质量。为减少背光源的光线以不同角度通过显示器时，所经历的相位延迟的差异，因此出现了多个配向区域的显示技术。

一般而言，多个配向区域的显示技术采用米字形的像素电极。米字形的像素电极包括多个主干部及多个分支部，其中多个主干部相交叉，多个分支部配置于由多个主干部划分出的多个区域，以定义多个配向区域。然而，主干部的宽度过大，使得液晶显示面板的穿透度不易提升。此外，因数据线的信号所产生电场易从像素电极窜出，进而造成显示不良。

发明内容

为了解决上述技术问题，本发明提供一种像素阵列基板，采用所述像素阵列基板的性能佳。

本发明提供了一种像素阵列基板，包括基板及设置于基板上的多个像素结构。每一像素结构包括数据线、扫描线、主动元件及像素电极。主动元件电性连接至数据线及扫描线。像素电极电性连接至主动元件。像素电极包括第一子像素电极及第二子像素电极。第一子像素电极包括第一主干部、第二主干部和多个第一分支部，其中第一主干部与第二主干部交叉，且多个第一分支部设置于第一主干部的同一侧及第二主干部的相对两侧。第二子像素电极包括第三主干部、第四主干部和多个第二分支部，其中第三主干部与第四主干部交叉，多个第二分支部设置于第三主干部的同一侧及第四主干部的相对两侧，且多个第一分支部及多个第二分支部位于第一主干部与第三主干部之间。多个像素结构的多条数据线在第一方向上排列，每一像素结构的第一子像素电极及第二子像素电极在第一方向上排列，且每一像素结构的第二主干部及第四主干部分离。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为本发明一实施例的像素阵列基板的俯视示意图。

图2为图1的一个像素结构的放大示意图。

图3为本发明一实施例的像素阵列基板的剖面示意图。

图4为采用本发明一实施例的像素结构的液晶显示面板在电压驱动下的放大示意图。

图5为本发明另一实施例的像素阵列基板的俯视示意图。

图6为图5的一个像素结构的放大示意图。

图7为本发明又一实施例的像素阵列基板的俯视示意图。

图8为图7的一个像素结构的放大示意图。

图9为本发明再一实施例的像素阵列基板的俯视示意图。

图10为图9的一个像素结构的放大示意图。

图11为本发明一实施例的像素阵列基板的俯视示意图。

图12为图11的一个像素结构的放大示意图。

图13为本发明另一实施例的像素阵列基板的俯视示意图。

图14为图13的一个像素结构的放大示意图。

图15为本发明又一实施例的像素阵列基板的俯视示意图。

图16为图15的一个像素结构的放大示意图。