[发明专利]一种在PCB设计中检查器件位置的方法和装置

说明书

本发明提供一种在PCB设计中检查器件位置的方法和装置，该方法包括以下步骤：获取要检查层面上的所有器件图形，遍历并筛选出所述所有图形中要检查器件的图形元素，将所述图形元素放入数列中；遍历所述数列以获取图形元素的形状，并根据预设的尺寸外扩所述形状，以使得两者间符合间距要求的图形元素的形状不重叠而两者间小于所述间距要求的图形元素的形状重叠；执行设计规范检查并输出报告，以筛选出其图形元素的形状重叠的所有器件的位置坐标。通过本发明，可实现快速检查违反DFM设计规范区域的器件。

技术领域

本发明涉及PCB设计领域，并且更具体地，涉及一种在PCB设计中检查器件位置的方法和装置。

背景技术

目前在市场上有多款PCB设计软件，Cadence作为业界应用最广泛的软件，不仅是它拥有强大的功能和多款相关软件做支撑，还因为它提供了开放式的二次开发接口和较为完善的开发语言库，用户可根据自身的需要进行开发。Skill语言是Cadence软件内置的一种基于C语言和LISP语言的高级程序设计语言，Cadence为Skill语言提供了丰富的交互式函数，研究Skill语言继而编写工具，投入应用可以大大提高工作效率。

在PCB布局设计中，一块PCB板有数千颗零件，布局工程师需要在零件布局时，使用Allegro功能(show measure)逐一检查器件位置是否符合DFM(设计可制造性规范)工艺标准，工作量巨大；而且，在用DRC(设计规范检查)软件对PCB器件布局进行检查时，间距不符合实际要求的器件并不会引起DRC报错。

因此，如何快速便捷地进行PCB器件间距筛选成为本发明的关键。

发明内容

鉴于此，本发明实施例的目的在于提出一种在PCB设计中检查器件位置的方法和装置，以实现快速检查违反DFM设计规范区域的器件。

基于上述目的，本发明实施例的一方面提供了一种在PCB设计中检查器件位置的方法，包括以下步骤：

获取要检查层面上的所有器件图形，遍历并筛选出所述所有图形中要检查器件的图形元素，将所述图形元素放入数列中；

遍历所述数列以获取图形元素的形状，并根据预设的尺寸外扩所述形状，以使得两者间符合间距要求的图形元素的形状不重叠而两者间小于所述间距要求的图形元素的形状重叠；

执行设计规范检查并输出报告，以筛选出其图形元素的形状重叠的所有器件的位置坐标。

在一些实施方式中，遍历所述数列以获取图形元素的形状，并根据预设的尺寸外扩所述形状，以使得两者间符合间距要求的图形元素的形状不重叠而两者间小于所述间距要求的图形元素的形状重叠包括：

根据预设的间距要求值，使所述所有图形元素的形状外扩所述间距要求值一半的尺寸。

在一些实施方式中，遍历所述数列以获取图形元素的形状，并根据预设的尺寸外扩所述形状，以使得两者间符合间距要求的图形元素的形状不重叠而两者间小于所述间距要求的图形元素的形状重叠还包括：

通过调用API接口函数axlPolyFromDB来获取图形元素的形状，并调用API接口函数axlPolyExpand来外扩所述图形元素的形状。

在一些实施方式中，所述外扩的预设的尺寸包括分别预设的X轴方向的值和Y轴方向的值。

在一些实施方式中，所述方法还包括：

筛选出其图形元素的形状重叠的所有器件的位置坐标后，遍历所述数列以获取其中所有图形元素的形状，根据所述预设的尺寸压缩所述形状以恢复所述所有图形元素形状的原有尺寸。

在一些实施方式中，所述方法基于Skill语言实现。

本发明实施例的另一方面提供了一种在PCB设计中检查器件位置的装置，包括：