[发明专利]半导体器件

说明书

本发明涉及半导体器件。一种半导体器件的MIM电容器被配置成包括下电极和上电极之间的介电层，并且包括设置在该介电层中、平行于上电极和下电极延伸并且不与下电极和上电极中的任意一个电连接的浮动电极。

技术领域

本公开涉及一种半导体器件。

背景技术

在一些情况下，当要形成高电子迁移率晶体管(HEMT)时，提供叠层型电容器。例如，日本未经审查的专利公开No.2014-56887公开一种制造具有设置在半导体衬底上的下电极、介电膜和上电极的金属绝缘体金属(MIM)结构的电容器(MIM电容器)的方法。

这里，在一些情况下，一些MIM电容器在实际使用期间可能会在短时间内失效。作为故障的原因，认为当在封装等中实现包括MIM电容器的集成电路芯片时，MIM电容器的介电膜从电极上剥离，并且因此在剥离的地方发生局部放电，使得最终发生电介质击穿(全路径击穿)。

本公开的一个方面的目的是要抑制在MIM电容器的介电层被剥离的地方发生局部放电。

发明内容

根据本公开的一个方面，提供一种半导体器件，包括：金属绝缘体金属(MIM)电容器，该金属绝缘体金属(MIM)电容器被配置成包括在下电极和上电极之间的介电层；以及浮动电极，该浮动电极被设置在介电层中，平行于上电极和下电极延伸，并且不与下电极和上电极中的任意一个电连接。

附图说明

通过参考附图对本发明的优选实施例的以下详细描述，将更好地理解前述和其他目的、方面和优点。

图1是图示根据本公开的一方面的半导体器件的横截面图。

图2A是描述制造图1中图示的半导体器件的方法的图。

图2B是描述制造图1中图示的半导体器件的方法的图。

图3A是描述制造图1中图示的半导体器件的方法的图。

图3B是描述制造图1中图示的半导体器件的方法的图。

图4A是描述制造图1中图示的半导体器件的方法的图。

图4B是描述制造图1中图示的半导体器件的方法的图。

图4C是描述制造图1中图示的半导体器件的方法的图。

图5是示意性图示根据比较示例的MIM电容器的图。

图6是示意性地图示根据本公开的一方面的半导体器件的MIM电容器的图。

具体实施方式

将参考附图描述根据本公开的实施例的半导体器件的具体示例。另外，在描述中，相同的元件或具有相同功能的元件由相同的附图标记表示，并且将省略重复的描述。本公开不限于以下示例，并且旨在由权利要求书指示并且包括在权利要求书及其等同物的意图和范围内的所有修改。

图1是图示根据本实施例的半导体器件1的横截面图。半导体器件1设置在衬底2上，并且被配置成包括晶体管(未被图示)和MIM电容器20。半导体器件1中包括的晶体管(未被图示)和MIM电容器20设置在衬底2上的不同地方处。图1图示半导体器件1中设置有MIM电容器20的地方。在下文中，将主要描述半导体器件1的配置中的MIM电容器20，并且在描述中将省略晶体管(未被图示)。衬底2是用于晶体生长的衬底。作为衬底2，例如，例示了SiC衬底、GaN衬底、蓝宝石(Al₂O₃)衬底等。在本实施例中，衬底2是SiC衬底。在下文中，在一些情况下，将在半导体器件1中的各个组件被叠层的方向称为叠层方向，并且将与叠层方向正交的方向称为水平方向。

半导体器件1被配置成从衬底2侧开始依次包括半导体叠层体11、钝化膜12、绝缘膜16、二氧化硅膜19和MIM电容器20。