[发明专利]一种适应于声表面波传感器的反馈扫频式DDS设计方法

说明书

本发明公开了一种适应于声表面波传感器的反馈扫频式DDS设计方法，该方法包括以下步骤：一、频率设定；二、相位累加器和频率寄存器的累加；三、幅值和相位信息的获取；四、获取第一次刷新频率区间；五、获取第二次刷新频率区间；六、获取第三次刷新频率区间。本发明方法步骤简单，设计合理，采用FPGA微控制器对SWA声表面波传感器产生激励信号，通过反馈调节输出能够产生稳定可靠的激励信号，另外基于FPGA的可编程性能，成本低，避免模拟电路搭建。

技术领域

本发明属于声表面波传感器激励施加技术领域，尤其是涉及一种适应于声表面波传感器的反馈扫频式DDS设计方法。

背景技术

随着电子计算机技术的快速发展，DDS信号发生器作为一种通用的电子仪器，因其能产生不同频率、不同形状的波形，在生产、科研、电子测量及通信领域都得到了广泛的应用。但市场上能够看到的此类仪器在带宽、精度及波形种类等方面已经不能满足实际需求。

目前，生产科研中通常使用的信号发生器大部分是由模拟电路构成，但因其体积大、难以调制、成本高等缺点，已经不符合电力行业对信号源的需求。而FPGA(Field-Programmable Gate Array，现场可编程门阵列)微控制器作为一种新型高性能可编程技术，用户可通过硬件描述语言和专用设计工具对其内部逻辑资源模块进行重新配置，从根本上解决模拟电路的不足。声表面波传感器具有体积小、可靠性高等特点，可适用于井下监测瓦斯气体浓度。基于声表面波技术的传感器因其可适用于无线无源传感技术，通过对其发射有效的射频信号，才能激励其开始工作并反馈含有传感信息的射频信号。通过FPGA向声表面波传感器发射激励信号，解决现有DDS设计存在定点扫频的不灵活及激励信号施加不准确等问题，使其实际应用意义大大增强。

发明内容

本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种适应于声表面波传感器的反馈扫频式DDS设计方法，其方法步骤简单，设计合理，采用FPGA微控制器对SWA声表面波传感器产生激励信号，通过反馈调节输出能够产生稳定可靠的激励信号，另外基于FPGA的可编程性能，成本低，避免模拟电路搭建，实用性强。

为解决上述技术问题，本发明采用的技术方案是：一种适应于声表面波传感器的反馈扫频式DDS设计方法，其特征在于，该方法包括以下步骤：

步骤一、频率设定：

步骤101、采用FPGA微控制器设置初始频率区间的下限为DFord＝5.0MHz，初始频率区间的上限为UFord＝15.0MHz；

步骤102、采用FPGA微控制器设定初始频率为5MHz，并获得频率控制字存储至频率寄存器中；

步骤103、将FPGA微控制器与声表面波传感器连接；

步骤二、相位累加器和频率寄存器的累加：

在第i个时钟信号中，获取相位累加器和频率寄存器的累加数据，具体过程如下：

步骤201、采用FPGA微控制器将相位累加器中时钟频率的第0～7位与频率寄存器中频率控制字的第0～7位进行第一次相加，并将第一次相加后数据存入寄存器first1；其中，当第一次相加后数据存在进位时，将标志寄存器的进位标志位CF置1，当第一次相加后数据不存在进位时，将标志寄存器的进位标志位CF置0；

步骤202、采用FPGA微控制器将相位累加器中时钟频率的第8～15位与频率寄存器中频率控制字的第8～15位进行第二次相加，得到第二次相加后数据；其中，当第二次相加后数据存在进位时，将标志寄存器的进位标志位CF置1，当第二次相加后数据不存在进位时，将标志寄存器的进位标志位CF置0；