[发明专利]基于SDIO接口的嵌入式多CPU互联电路、互联方法及驱动方法

说明书

本发明提出了基于SDIO接口的嵌入式多CPU互联电路、互联方法及驱动方法，所述互联电路包括由多片CPU构成的CPU组和一个隔离加速单元，每一片CPU与隔离加速单之间通过两组收、发独立的SDIO通道和专用的收、发中断连接，所述的CPU组与宿主机、内网和外网连接；互联方法包括初始化步骤、寄存器配置步骤、数据传输步骤以及中断实现步骤；驱动方法包括：S1：注册一个网卡设备；S2：对SDIO设备进行初始化；S3：请求必要的系统资源，并告诉网卡设备开始工作；S4：当输入设备将数据准备好或输出设备可接收数据时，向CPU发出中断请求，以进行数据传输；本发明避免收发总线复用以及嵌入式CPU端采用查询处理带来的CPU占用率高的问题，解决了总线利用率低和通道拥塞的缺点。

技术领域

本发明涉及网络隔离领域，尤其涉及基于SDIO接口的嵌入式多CPU互联电路、互联方法及驱动方法。

背景技术

随着网络技术的深入应用，为应对新型网络攻击手段和高安全度网络对安全的特殊需求，“网络隔离技术”应用而生，通过将有害的网络安全威胁隔离开来，保障数据信息在可信网络内完成交互；目前，通用的网络隔离技术都是以访问控制思想为策略，物理隔离为基础；专用嵌入式硬件隔离技术是网络隔离技术的核心，主要包括内网处理单元，外网处理单元，专用隔离交换单元三大部分；其硬件设计涉及到多片嵌入式CPU之间的信息交互，如何以最小的硬件资源占用实现高速性能是设计的关键。

一般采用专用嵌入式CPU或FPGA作为网络隔离业务主处理单元，提供必要的数据通道路由及业务加速功能，与之互联的多片嵌入式CPU完成内、外网及安全策略管控功能；采用传统的低速嵌入式互联方式如I2C、SPI等，虽然互联结构简单，但是互联性能太低，无法满足通用网络应用需求，而采用并行的同步、异步总线互联方式性能较高，但需要完成包括片选、地址、数据在内的多组信号互联，硬件互联结构复杂，对隔离CPU或FPGA的用户IO数量提出了很高的要求，另外信号间串扰对板级布线也提出了较高要求。

高速串行接口是当前主要趋势，如pcie、xaui，rgmii等，互联简单、通信速率高，但前提是隔离CPU或FPGA具备支持这种高速协议控制器或IP资源，另外涉及此类高速协议的协议栈处理较为复杂，实现难度大，调试工作量大；4线SDIO接口作为一种轻量级中低速存储、网络互联接口具有硬件连接简单、扩展性好、传送性能较高的优点。另外，该接口还支持CRC校验，提高了数据通信的可靠性。但标准的SDIO协议采用收发接口复用，在一定程度上降低了数据传输性能。

发明内容

本发明的目的在于，针对上述问题，提出基于SDIO接口的嵌入式多CPU互联电路，包括由多片CPU构成的CPU组和一个隔离加速单元，每一片CPU与隔离加速单之间通过两组收、发独立的SDIO通道和专用的收、发中断连接，所述的CPU组与宿主机、内网和外网连接。

进一步的，所述隔离加速单元为CPU或FPGA。

进一步的，所述CPU为嵌入式CPU。

进一步的，所述CPU组包括第一CPU、第二CPU和第三CPU，第一CPU与宿主机之间通过USB接口互通，完成策略管理功能；第二CPU通过网络通道与内网建立主体安全网络业务通道；第三CPU连接外网并建立通道。

进一步的，所述收、发独立的SDIO通道包括相互独立的发送互联单元组和接受互联单元组。

进一步的，所述发送互联单元组包括发送通道时钟信号、发送通道命令信号、发送通道数据传输线以及发送通道中断信号。

进一步的，所述接受互联单元组包括接收通道时钟信号、接收通道命令信号、接收通道数据传输线以及接收通道中断信号。

进一步的，所述发送通道数据传输线为双向4路传输线。

进一步的，所述接收通道数据传输线为双向4路传输线。