[发明专利]具有降低的功率消耗和提高的压摆速率的放大器

说明书

一种放大器电路可以被配置为接收具有共模分量的差分输入信号，所述差分输入信号可以延伸到用于放大器电路的至少一个电源轨。所述放大器电路可以包括输入级，例如具有第一差分晶体管对，并且所述输入级可以接收所述差分输入信号，并且作为响应将差分第一电流传导至共源共栅输出级。所述共源共栅输出级可以包括或使用响应于所述差分输入信号而被调节的共源共栅控制信号。所述共源共栅控制信号可以独立于所述第一差分晶体管对的跨导。在一个示例中，所述放大器电路包括压摆升压电路，所述压摆升压电路被配置为基于所述差分输入信号的量级和极性在放大器的输出端提供或吸收电流。

相关申请的交叉引用

本申请要求于2019年1月11日提交的62/791,268号美国专利申请、以及于2019年4月19日提交的16/389,435号美国专利申请的优先权和权益，其全部内容通过引用结合在本申请中。

技术领域

本发明涉及共源共栅放大器，更具体地，涉及一种具有降低的功率消耗和提高的压摆速率的放大器。

背景技术

共源共栅放大器通常包括两级电路，其中共发射极级向共基极级馈电。折叠式共源共栅放大器可以包括或使用共源共栅拓扑结构，其输入共模电平接近电源或轨电压。在一个示例中，折叠式共源共栅差分放大器可以用作双极和CMOS设计中的运算放大器输入级。在一些示例中，共源共栅拓扑结构可以与放大器一起使用，该放大器可以适应能够一直摆动到放大器的电源轨之一的输入信号，但是这种方法仍然存在电流不足和电路稳定性问题。

发明内容

图1大体示出了以双极工艺实现的用于放大器的折叠式共源共栅输入级的方法的示例。在图1所示的方法中，共源共栅晶体管Q₀和Q₃的发射极可以分别连接至电阻器R₀和R₁，例如代替连接至有源电流源，以帮助降低输入参考电压噪声。在图1的示例中，输入差分对包括耦合至电流源I₀的晶体管Q₁和Q₂。电流源I₀为Q₁和Q₂的差分对提供的最大尾电流量级为2I。

在图1中，共源共栅晶体管Q₀和Q₃中的静态电流通常分别大于1I，并且电阻器R₀和R₁的每一个中的最大电流可以分别大于2I。如果电流源I₀的电流不足，或者R₀和R₁的配置不足以承载大于2I的电流，则共源共栅晶体管Q₀或Q₃中的电流在“全倾斜”条件下可能变为零，即，当输入对Q₁和Q₂上的差分输入电压大于约3V_T时(其中V_T＝kT/q或在室温下为约25.7mV)。如果Q₀或Q₃中的电流为零，则会出现放大器稳定性问题，例如当从输入过载状态恢复时。