[发明专利]加速数据查询的集成电路和方法

说明书

与硬件加速相关的集成电路和方法包括独立的，可编程的，和并行的处理单元(PU)，该处理单元(PU)定制地适应于处理数据流以及聚合结果以响应查询。在示出的例子中，来自数据库的数据流可以被分成数据块并且被分配给相应的PU。每一个数据块可以由其中所述PU中的一个处理以根据预定指令集产生结果。连接单元可以将每个数据块的结果合并和连接在一起，以生成查询的输出结果。在一些实施例中，例如，非常大型的数据库SQL查询可以通过在固定的ASIC或可重新配置的FPGA硬件电路中实现的硬件PU/连接引擎来加速。

技术领域

各种实施例大体上涉及具有用于硬件加速的可配置结构(fabric)的集成电路。

背景技术

大数据用于指代数据集的研究以及应用，该数据集过于庞大和复杂以至于传统数据处理应用软件不足以处理它们。大数据带来了挑战，而且这些挑战包括但不限于数据捕获、数据存储、数据分析、数据更新、信息隐私以及数据查询。

数据查询通常可以指代从数据库表或表组合请求数据或信息。可以将这些数据生成为结构化查询语言(SQL)返回的结果，也可以生成为图形、图表或复杂的结果(例如，来自数据挖掘工具的趋势分析)。SQL是用于在数据库中存储、处理和检索数据的标准语言。

发明内容

与硬件加速有关的集成电路和方法包括独立的、可编程的、和并行的处理单元(PU)，所述并行处理单元(PU)定制地适应于处理数据流以及聚合结果以响应查询。在示出的例子中，来自数据库的数据流可以被分成数据块并被分配给相应的PU。每一个数据块可以由所述PU中的一个处理以根据预定指令集产生结果。连接单元可以将每个数据块的结果合并和连接在一起，以生成查询的输出结果。在一些实施例中，例如，非常大型的数据库SQL查询可以通过在固定的ASIC或可重新配置的FPGA硬件电路中实现硬件PU/连接引擎来加速。

在一些实施例中，现场可编辑门阵列(FPGA)可以提供形成在结构中的电气可重新配置的可编程硬件逻辑电路。FPGA结构可以是可重新配置的，以响应电配置信号，从而提供硬件资源的特定查询布置。如本文所教导，通过为每个查询唯一地定制硬件处理电路，可重新配置的结构可以被布置以产生硬件加速器用于有效地处理大型数据库的查询，从而使单个的FPGA能灵活地加速范围广泛的查询。

在一些实施例中，可以制造专用集成电路(ASIC)以提供硬件逻辑电路(例如，数字、模拟)的固定布置。ASIC可以提供硬件加速器，该硬件加速器利用针对一个或多个预定查询的定制的硬件处理电路有效地处理大型数据库的查询，从而一个或多个ASIC(单独地或组合地)可以加速一个或多个预定的查询。

各种实施例可以实现一个或多个优点。例如，一些实施例可以在执行例如大型数据库的查询时，显著地减少数据查询响应时间和/或增加处理吞吐量。数据库查询的硬件加速可以利用可定制的(例如，非固定的)硬件块实现，该可定制的硬件块根据每个特定查询的操作和参数被配置。一些实施方式可以在可编程结构设备中被编程以执行客户提供的大型数据库的查询。各种实施例可以将高速数据流处理从固定的中央处理单元(CPU)卸载到定制地编程的硬件处理通道，在该硬件处理通道中，数据块的多个数据流可以根据预定指令集被分别处理。因此，可以实现显著的计算效率，这可以致使对大规模数据库的查询的处理时间显著减少。

例如，一些实施例可以降低制造成本和减少分散的非同步通讯，例如，通过利用可重新配置的结构设备(例如，FPGA)来用最小的硬件资源以执行高效的并行处理。例如，一些实施例可以在处理一些查询时相对于CPU提高内核级别的性能，和/或提供10-25倍的性能提高。在各种实施例中，最终用户(end user)可以一次或多次灵活地定制具有现场可编程能力的FPGA，以满足动态查询的要求。

在一些实施例中，ASIC可以使用专用(例如，固定)硬件电路有利地为一个或多个预定的查询结构提供硬件加速能力。例如，合并了ASIC的一些实施例可以提供具有降低的组件的成本、体积、和/或功率需求的查询硬件加速。