[发明专利]用于在可重新编程的集成电路器件部分重配置期间确保IO接口稳定的电路和方法

权利要求书

1.一种用于在集成电路器件中路由数据的电路，其特征在于，所述电路包括：

输入/输出端口；

接口电路，所述接口电路耦接至所述输入/输出端口并被配置为接收数据，所述接口电路包括选择电路，所述选择电路使能所述数据或预定值的选择；以及

控制电路，所述控制电路被耦接以控制所述选择电路；

在所述集成电路器件的部分重配置期间，所述控制电路将所述输入/输出端口保持在所述预定值；

2.根据权利要求1所述的电路，其特征在于，所述选择电路包括多路复用器，所述多路复用器具有被配置为接收所述数据的第一输入和被配置为接收所述预定值的第二输入。

3.根据权利要求1所述的电路，其特征在于，所述电路进一步包括寄存器，所述寄存器具有被配置为接收所述数据的数据输入以及被配置为响应于时钟信号生成所述数据的数据输出，其中所述数据耦接至所述选择电路的第一输入。

4.根据权利要求1所述的电路，其特征在于，所述电路进一步包括三态缓冲器，所述三态缓冲器耦接在所述选择电路的输出和所述输入/输出端口之间。

5.根据权利要求4所述的电路，其特征在于，所述电路进一步包括第二寄存器，所述第二寄存器具有用于接收缓冲器控制信号的输入，其中所述缓冲器控制信号用于控制所述三态缓冲器。

6.根据权利要求5所述的电路，其特征在于，所述电路进一步包括第二选择电路，所述第二选择电路具有被配置为通过所述第二寄存器接收所述缓冲器控制信号的第一输入以及被配置为接收第二预定值的第二输入。

7.根据权利要求6所述的电路，其特征在于，所述第二选择电路包括多路复用器，所述多路复用器具有被配置为通过所述第二寄存器接收所述缓冲器控制信号的第一输入以及被配置为接收所述第二预定值的第二输入，所述控制电路的输出耦接至所述第二选择电路的控制端。

8.根据权利要求1所述的电路，其特征在于，所述电路进一步包括寄存器，所述寄存器被配置为接收所述数据和时钟信号，所述电路进一步包括同步电路，所述同步电路被配置为接收所述时钟信号和生成同步控制信号，所述同步控制信号耦接至所述选择电路。

9.根据权利要求8所述的电路，其特征在于，所述同步电路包括多个寄存器，所述多个寄存器串联耦接以在数据输入处接收所述同步控制信号以及接收所述时钟信号，其中所述同步控制信号在所述多个寄存器的输出处生成。

10.一种在集成电路器件中配置电路以路由数据的方法，其特征在于，所述方法包括：

将接口电路耦接至输入/输出端口，所述输入/输出端口被配置为接收数据，所述接口电路包括选择电路，所述选择电路使能所述数据和预定值的选择；

配置控制电路以控制所述选择电路；以及

在所述集成电路器件的部分重配置期间，使所述输入/输出端口保持在预定值。

11.根据权利要求10所述的方法，其特征在于，配置接口电路包括配置多路复用器，所述多路复用器包具有接收所述数据的第一输入和接收所述预定值的第二输入。

12.根据权利要求10所述的方法，其特征在于，所述方法进一步包括配置寄存器，所述寄存器具有接收所述数据的数据输入以及响应于时钟信号生成所述数据的数据输出。

13.根据权利要求10所述的方法，其特征在于，所述方法进一步包括将三态缓冲器耦接在所述选择电路的输出和所述输入/输出端口之间。

14.根据权利要求10所述的方法，其特征在于，所述方法进一步包括配置寄存器以接收所述数据和时钟信号，以及配置同步电路以接收所述时钟信号和生成同步控制信号，所述同步控制信号耦接至所述选择电路。

15.根据权利要求10所述的方法，其特征在于，所述方法进一步将存储器耦接至所述输入/输出端口，其中在所述部分重配置期间，所述输入/输出端口处的值被保持在所述预定值。