[发明专利]基于Elmore延迟时间（EDT）的电阻模型

说明书

我们公开了一种集成电路设计工具，用于对诸如栅极、源极、漏极和过孔之类的晶体管的端子的电阻进行建模。使用三维(3D)坐标系在存储器中的数据结构中指定端子的结构。对于所指定的结构中的多个体积元素中的每个体积元素，Elmore延迟时间(EDT)被确定。对于位于栅极端子的面对沟道区域的表面上的多个体积元素中的那些体积元素，平均EDT(aEDT)基于EDT来被确定。端子的点对点电阻值根据aEDT和端子的电容来被生成。

优先权申请

本申请要求于2019年9月12日提交的美国非临时专利申请号 16/568,984的权益，其要求于2018年9月14日提交的美国临时专利申请号62/731,147和于2018年9月19日提交的美国临时专利申请号62/733,317的权益。所有上述申请通过引用并入本文。

技术领域

所公开的技术涉及计算机辅助设计(CAD)系统和电子设计自动化(EDA)系统中的集成电路设备的建模，更具体地，涉及集成电路(IC)中的导体的建模和仿真。

背景技术

集成电路(IC)是将大量半导体晶体管集成到一个小芯片中的一组电子电路。最先进的集成电路包括微处理器、存储器芯片、可编程逻辑传感器、电源管理电路等。IC技术的进步已经造成晶体管的尺寸减小，从而使得能够实现IC芯片中的设备和电路密度的提高以及性能的增强。

计算机仿真是在单台计算机或计算机网络上运行以重现物理系统的行为的仿真。仿真应用抽象模型来仿真系统。计算机仿真已经成为物理学(计算物理学)、电子学、化学和工程学中许多自然系统的数学建模的有用部分。系统的仿真被表示为系统模型的计算机执行。计算机仿真可以被用于探究并获得对新技术的见解以及用于估计复杂系统的性能或其他行为。

“Rg/3”是指晶体管栅极的基于噪声的电阻器网络模型。因为Rg/3 模型的配置如下：在金(分布式)模型中生成的噪声量与用于表示用于电路分析的晶体管的栅极的集总元素模型中生成的噪声量相同，所以它最初在文献中被呈现为“噪声”模型。

Rg/3类模型基于平面晶体管，并且不易于适应更复杂的结构，诸如2D晶体管结构和3D晶体管结构(例如，FinFet、GAA(环绕栅极)、以及CFET(堆叠CMOS))。使用传统1D电流流动的电阻模型对于这些复杂结构而言并不准确。

出现了基于Elmore延迟时间(EDT)对电阻进行建模并提高仿真工具的准确性的机会。

发明内容

粗略地描述，提供了一种可以对晶体管的栅极端子的电阻进行建模的系统和方法。该晶体管具有至少一个沟道区域。栅极端子的结构使用三维(3D)坐标系在存储器中的数据结构中被指定。对于所指定的结构中的多个体积元素中的每个体积元素，Elmore延迟时间(EDT)被确定，并且被存储在存储器中的数据库中。在一个实施例中，通过对具有Neumann边界条件的拉普拉斯方程进行求解来确定EDT。拉普拉斯方程的形式为t_ELMORE＝G^-1*C_TOT，其中t_ELMORE是多个体积元素中每个体积元素的EDT的矢量，G 是电导矩阵，而C_TOT是多个体积元素中每个体积元素的总电容的矢量。对于位于栅极端子的面对沟道区域的表面上的多个体积元素中的体积元素，Neumann边界条件是恒定的。

对于位于栅极端子的面对沟道区域的表面上的多个体积元素中的那些体积元素，平均EDT(aEDT)基于EDT而被确定，并且被存储在存储器中的数据库中。

指令的程序被执行，以根据aEDT和栅极端子的电容生成栅极端子的点对点电阻值。在一个实施例中，根据将aEDT除以栅极端子的电容来生成栅极端子的点对点电阻值。