[发明专利]NAND温度感知操作

说明书

本文公开用于NAND温度感知操作的器件和技术。器件控制器可接收将数据写入到所述器件中的组件的命令。可响应于接收到所述命令而获得对应于所述组件的温度。所述命令可由所述控制器执行，以将数据写入到所述组件。执行所述命令可包含将所述温度写入到所述器件的与所述器件的所述数据写入到的用户部分分开的管理部分中。

优先权申请

本申请案主张2018年6月29日申请的第16/023,130号美国申请案的优先权益，所述申请案以全文引用的方式并入本文中。

背景技术

通常将存储器器件提供为计算机或其它电子器件中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。

易失性存储器需要电力来维护其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等等。

非易失性存储器可在不被供电时保存所存储的数据，且包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)，或磁阻式随机存取存储器(MRAM)或3D XPoint^TM存储器等等。

快闪存储器用作广泛范围的电子应用的非易失性存储器。快闪存储器器件通常包含允许高存储器密度、高可靠性和低功耗的单晶体管浮动栅极或电荷阱存储器单元的一或多个群组。

两种常见类型的快闪存储器阵列架构包含NAND和NOR架构，所述架构以每一者的基本存储器单元配置所布置的逻辑形式来命名。存储器阵列的存储器单元通常布置成矩阵。在实例中，阵列的一行中的每个浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的列中的每一存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的串中的每一存储器单元的漏极以源极到漏极方式一起串联耦合在源极线与位线之间。

NOR和NAND架构半导体存储器阵列均通过解码器来存取，所述解码器通过选择耦合到特定存储器单元的栅极的字线来激活特定存储器单元。在NOR架构半导体存储器阵列中，一旦被激活，选定存储器单元便使其数据值置于位线上，从而依据特定单元经编程的状态而使不同电流流动。在NAND架构半导体存储器阵列中，将高偏压电压施加于漏极侧选择栅极(SGD)线。以指定通过电压(例如Vpass)驱动耦合到每一群组的未经选择的存储单元的栅极的字线，以使每一群组的未经选择的存储单元作为传递晶体管操作(例如以不受其所存储的数据值限制的方式传递电流)。电流随后从源极线穿过每个串联耦合的群组流动到位线，仅受每个群组中的选定存储器单元限制，从而将选定存储器单元的当前经编码数据值置于位线上。

NOR或NAND架构半导体存储器阵列中的每个快闪存储器单元可个体地或共同地编程到一或数个经编程状态。举例来说，单层级单元(SLC)可以表示两个经编程状态(例如，1或0)中的一个，从而表示一个数据位。

然而，快闪存储器单元还可表示多于两个经编程状态中的一者，从而允许在不增大存储器单元数目的情况下制造较高密度的存储器，因为每个单元可表示多于一个二进制数字(例如，多于一个位)。此类单元可被称为多状态存储器单元、多数字单元或多层级单元(MLC)。在某些实例中，MLC可指每单元可存储两个数据位(例如四个经编程状态中的一个)的存储单元，三层级单元(TLC)可指每单元可存储三个数据位(例如八个经编程状态中的一个)的存储单元，且四层级单元(QLC)可每单元存储四个数据位。MLC在本文中在其更广泛的上下文中用以指代可在每单元存储多于一个数据位(即，可表示两个以上经编程状态)的任何存储器单元。