[发明专利]用于可配置存储器阵列存储体架构的设备及方法

说明书

本公开描述用于可配置存储器阵列存储体架构的设备及方法。一种实例性设备包含经配置以存储与存储体架构相关的信息的模式寄存器，及包含多个存储器存储体的存储器阵列。所述多个存储器存储体经配置以至少部分基于存储在所述模式寄存器中的与存储体架构相关的所述信息布置在存储体架构中。

背景技术

半导体存储器在许多电子系统中用来存储可在以后时间检索的数据。一般通过为存储器提供命令、地址及时钟控制半导体存储器。可由(例如)存储器控制器提供命令、地址及时钟。命令可控制半导体存储器执行各种存储器操作。例如，读取命令引起半导体存储器执行读取操作以从存储器检索数据，且写入命令引起半导体存储器执行写入操作以将数据存储到存储器。地址识别用于存取操作的存储器位置，且时钟提供各种操作及数据提供的时序。

随着不同类型的电子系统的数量增加，设计可满足不同的存储器操作要求及所需求配置的半导体存储器变得越来越具有挑战性。传统半导体存储器一旦经设计通常限于根据内部架构操作，此架构可适合一些电子系统而非其它电子系统的需要。半导体存储器的限制可迫使电子系统设计人员损害此类系统的性能，这是解决问题的非所要方法。因此，可期望具有灵活架构以满足不同类型电子系统的设计需求的半导体存储器。

发明内容

描述用于可配置存储器阵列存储体架构的设备及方法。在本公开的方面中，一种实例性设备包含经配置以存储与存储体架构相关的信息的模式寄存器，且进一步包含存储器阵列，所述存储器阵列包含多个存储器存储体。所述多个存储器存储体经配置以至少部分基于存储在所述模式寄存器中的与存储体架构相关的所述信息布置在存储体架构中。

在本公开的另一方面中，一种实例性设备包含命令解码器、地址解码器及模式寄存器。所述命令解码器经配置以接收且解码存取命令且响应于所述命令提供内部信号。所述地址解码器经配置以接收与所述存取命令相关联的地址且响应于所述地址提供经解码地址信号。所述模式寄存器经配置以用存储体架构设置的值编程。所述实例性设备进一步包含存储器阵列，所述存储器阵列包含经配置以响应于所述内部信号而存取的多个存储器存储体。所述多个存储器存储体根据至少部分基于所述存储体架构设置选择的存储体架构布置。所述地址解码器经配置以基于所述选定存储体架构将所述经解码地址信号的至少部分映射到所述多个存储器存储体以根据所述选定存储体架构存取所述多个存储器存储体。

在本公开的另一方面中，一种实例性设备包含控制器、多个总线及存储器系统。所述控制器经配置以提供存取命令及相关联的地址。所述多个总线耦合到所述控制器且经配置以将信号及时钟提供到所述控制器且从所述控制器提供信号及时钟。所述存储器系统经耦合到所述多个总线且经配置以接收所述存取命令及所述相关联地址。所述存储器系统包含多个存储器存储体及模式寄存器，所述模式寄存器经配置以用对应于存储体架构设置的值编程。所述控制器根据基于所述模式寄存器中的对应于所述存储体架构设置的所述值的选定存储体架构存取所述存储器的所述多个存储器存储体。

在本公开的另一方面中，一种实例性方法包含接收存取命令及相关联地址，及存取存储器阵列的多个存储器存储体。所述多个存储器存储体布置在存储体架构中。所述实例性方法进一步包含将来自对应于所述相关联地址的所述多个存储器存储体中的存储器位置的数据提供到外部数据端子。来自所述存储器位置的所述数据经提供到具有至少部分基于所述多个存储器存储体的所述存储体架构的时序的所述外部端子。

在本公开的另一方面中，一种实例性方法包含针对对应于从一组三个存储体架构选择的一个存储体架构的运算元在存储器的模式寄存器中编程值。所述组的每一存储体架构包含根据由在所述模式寄存器中编程的所述值选择的所述存储体架构布置的所述存储器的多个存储器存储体。所述实例性方法进一步包含将读/写命令提供到所述存储器以根据所述存储体架构存取所述多个存储器存储体。起因于所述读/写命令的所述存储器的行为至少部分取决于所述选定的存储体架构。