[发明专利]渐进长度错误控制码

说明书

装置和方法可以被用于附加数据包中的奇偶校验位的可缩放(1)，所述数据包与所述数据包的有效负载中的数个数据位成比例缩放。可以利用条目表来生成所述奇偶校验位。在一些实例中，所述表中的每个条目对应于要被包括在所述有效负载中的数据位的数量；并且所述表的每个列可以被用于生成所述一或多个奇偶校验位中的对应奇偶校验位。

技术领域

本公开的实施例总体上涉及数据传输领域。更具体地，本公开的实施例总体上涉及利用数个奇偶校验位的渐进长度错误控制码，所述多个奇偶校验位相对于被包括在数据传输中的数据位的数量而缩放。

背景技术

本部分旨在向读者介绍可能与以下描述和/或要求保护的本公开的各个方面相关的技术的各个方面。相信所述讨论有助于向读者提供背景信息，以便于更好地理解本公开的各个方面。因此，应该理解的是，这些陈述应该从这个角度来阅读，而不是作为对现有技术的承认。

常规协议通常以较低的故障率(例如，使用内部数据总线和/或通过网络在存储器装置之间/内部)传输包。然而，由于工业上的目标是使在存储器装置和其它部件之间移动数据包所涉及的能量的量最小化，协议开发者期望开发使用减少的量的能量有效地移动数据包的协议，同时保持包传输的完整性。这些传统协议的部件中的一个通常包括错误控制码(ECC)，例如循环冗余校验(CRC)。例如，互联网协议使用CRC32。

本公开的实施例可以针对上述一或多个问题。

附图说明

通过阅读以下详细描述并参考附图，可以更好地理解本公开的各个方面，其中：

图1绘示出了根据一实施例的计算系统的实例的框图；

图2绘示出了根据一实施例的可以是图1中的计算系统的一部分的存储器装置的实例的框图；

图3绘示出了根据一实施例的可以在图1中的计算系统内/外传输的包的包级视图；

图4绘示出了根据一实施例的用于为数据包的传输生成奇偶校验位的过程的流程图；

图5绘示出了根据一实施例的用于实现图4中的过程的方案；

图6绘示出了根据一实施例的用于使用奇偶校验位检测错误/确保在传输期间未引入错误的过程的流程图；以及

图7绘示出了根据一实施例的用于实现图6中的过程的方案。

具体实施方式

下面将描述一或多个具体实施例。为了提供这些实施例的简明描述，在说明书中没有描述实际实施的所有特征。应当理解，在任何此类实际实现的开发中，如在任何工程或设计项目中，必须做出许多具有特定实现的决定，以实现开发者的特定目标，例如符合系统相关和商业相关的约束，从一个实现到另一个实现，约束可能是不同的。此外，应当理解，这样的开发努力可能是复杂和耗时的，但是对于受益于本公开的普通技术人员来说仍然是设计、制作和制造的常规任务。

如下面将详细讨论的，本公开总体上涉及可缩放ECC。这可以提供对与其它错误检测或ECC方案相关联的问题的解决方案。例如，可以静态地确定用于ECC的位的数量，并且可以不与其正在验证的有效负载中的数据位的数量成比例。因此，ECC所消耗的位的数量可能与数据包中的位的数量不相称。换句话说，当包小时，ECC可能消耗太多的位，和/或可能将包中的数据位的数量限制到对于可用带宽太小的长度，因为ECC是不可缩放的。例如，在因特网协议中使用的CRC32可以是不灵活的或不可缩放的，因此可能是相对低效的。但是如本文所述，本公开提供了一种可缩放ECC方案。也就是说，利用可缩放ECC的存储器系统协议可以基于正被传送的数据包(例如，请求、响应)的特性(例如，数据位的数量)来调整某些操作。