[发明专利]渐进长度错误控制码

权利要求书

1.一种存储器装置，其包含：

存储器部件，所述存储器部件被配置成存储数据；

一或多个处理器，所述一或多个处理器被配置成：

生成与所述存储器部件相关联的一或多个数据包，其中所述一或多个数据包中的每个数据包包含：

有效负载字段，所述有效负载字段包含作为所述数据包的有效负载的一或多个数据位；以及

错误控制码字段，所述错误控制码字段包含一或多个奇偶校验位，其中所述一或多个处理器利用条目表，其中所述表中的每个条目对应于要包括在所述有效负载中的数据位的数目，所述表的每个列被用于生成所述一或多个奇偶校验位的对应奇偶校验位；以及

传输所述一或多个数据包。

2.根据权利要求1所述的存储器装置，其中每个条目包括至少三个一和奇数个一，并且所述条目表中的每个连续条目包含从先前条目到下一个二进制值的递增值，所述下一个二进制值包括来自所述条目表中的先前条目的至少三个一(1)和奇数个一(1)。

3.根据权利要求1所述的存储器装置，其中事务类型字段包含指示所述一或多个数据包中的所述对应数据包的所述有效负载中的第一数目的数据位和所述对应数据包中的所述错误控制码字段中的第二数目的奇偶校验位的数据。

4.根据权利要求3所述的存储器装置，其中所述数据包含对应于多个事务类型中的一个的二进制值，其中所述多个事务类型中的每一个与所述存储器部件的数据操作相关联。

5.根据权利要求4所述的存储器装置，其中所述数据操作包含读取操作、消息数据的传输、读取-修改-写入RMW、模式写入操作、具有使能的写入操作或写入操作。

6.根据权利要求1所述的存储器装置，其中所述一或多个处理器被配置成生成所述条目表。

7.根据权利要求6所述的存储器装置，其中所述一或多个处理器被配置成生成条目数目等于所述一或多个数据包的最大可能传输大小的所述条目表。

8.根据权利要求7所述的存储器装置，其中所述一或多个处理器仅利用所述表的一部分来生成所述一或多个数据包的所述奇偶校验位，其中所述部分的大小至少部分地基于所述有效负载中的数据位的数目。

9.根据权利要求8所述的存储器装置，其中生成的所述奇偶校验位的数目等于所述条目表中的非零列的数目。

10.一种方法，其包含：

经由一或多个处理器生成条目表，其中生成所述条目表包含生成与数据包的有效负载中的可能的位的数目相对应的条目，其中每个条目包含至少三个二进制一(1)和奇数个无重复值的一(1)，并且连续条目包含从先前条目到下一个限定值的递增值，所述下一个限定值具有至少两个二进制数的一(1)；

至少部分地基于所述有效负载的数据位，为所述条目表的每个列生成非零的奇偶校验位，其中奇偶校验位的数目至少部分地基于所述有效负载中的数据位的数目；以及

将生成的奇偶校验位附加到所述数据位以形成所述数据包。

11.根据权利要求10所述的方法，其中为所述条目表的每个列生成所述奇偶校验位包括使用异或XOR电路的硬件实现，通过对与所述条目表的对应于相应奇偶校验位的列中的非零二进制值相对应的数据位执行XOR功能而不对与所述列中的零二进制值相对应的数据位执行XOR功能来生成所述奇偶校验位，其中所述表被实现为硬件实现中的所述条目表。

12.根据权利要求10所述的方法，其中为所述条目表的每个列生成所述奇偶校验位包含使用软件指令通过对与所述条目表的对应于相应奇偶校验位的列中的非零二进制值相对应的数据位执行异或功能来使所述一或多个处理器生成所述奇偶校验位。