[发明专利]实施精确占空比控制的双数据速率电路和数据生成方法

权利要求书

1.一种双数据速率电路，包括：

时钟发生器，其被配置为接收源时钟信号以生成一对互补时钟信号；

时钟分频器，其被耦合到所述时钟发生器，并且被配置为仅使用所述一对互补时钟信号的单边沿转换来生成四个多相时钟信号，所述四个多相时钟信号连续异相90°；以及

复用器，其被耦合到所述时钟分频器，并且被配置为通过分别在所述四个多相时钟信号中的两个多相时钟信号的第一边沿转换和第二边沿转换时顺序地选择和取消选择多个数据位中的每个数据位并且输出每个选定的数据位作为输出数据流，来将所述多个数据位复用到所述输出数据流中，其中，所述两个多相时钟信号异相90°。

2.根据权利要求1所述的电路，其中：

所述复用器被配置为：在所述两个多相时钟信号中的第一多相时钟信号的所述第一边沿转换时选择所述多个数据位中的第一数据位作为所述输出数据流，并且在所述两个多相时钟信号中的第二多相时钟信号的所述第二边沿转换时取消选择所述多个数据位中的所述第一数据位作为所述输出数据流。

3.根据权利要求1所述的电路，其中，所述第一边沿转换和所述第二边沿转换是相反的时钟边沿。

4.根据权利要求1所述的电路，其中，所述第一边沿转换是上升沿，并且所述第二边沿转换是下降沿。

5.根据权利要求1所述的电路，其中：

所述复用器包括四个3输入NAND门以及与所述四个3输入NAND门耦合的一个4输入NAND门；

所述四个3输入NAND门中的每个3输入NAND门被配置为接收四个多个数据位中的一个数据位以及所述四个多相时钟信号中的两个多相时钟信号，在两个接收到的多相时钟信号中的一个多相时钟信号的所述第一边沿转换时开始输出接收到的数据位，并且在所述两个接收到的多相时钟信号中的另一个多相时钟信号的所述第二边沿转换时停止输出所述接收到的数据位，所述两个接收到的多相时钟信号异相90°；并且

所述4输入NAND门被配置为接收来自所述四个3输入NAND门的相应的输出信号以生成所述输出数据流。

6.根据权利要求5所述的电路，其中，所述3输入NAND门的输入在上拉路径和下拉路径中匹配，并且所述4输入NAND门的输入在上拉路径和下拉路径中匹配。

7.根据权利要求1所述的电路，其中，所述时钟发生器包括：

串联耦合的偶数个反相器，其用于生成所述互补时钟信号中的一个互补时钟信号；

串联耦合的奇数个反相器，其用于生成所述互补时钟信号中的另一个互补时钟信号；并且

所述偶数个反相器的扇出的总和等于所述奇数个反相器的扇出的总和。

8.根据权利要求1所述的电路，其中，所述时钟分频器包括：

第一对交叉耦合的触发器，其被配置为接收所述互补时钟信号中的一个互补时钟信号，以生成所述四个多相时钟信号中的相位相反的两个多相时钟信号；以及

第二对交叉耦合的触发器，其被配置为接收所述互补时钟信号中的另一个互补时钟信号，以生成所述四个多相时钟信号中的相位相反的另外两个多相时钟信号。

9.根据权利要求1所述的电路，其中，所述复用器还包括保持器电路，所述保持器电路被配置为在待机模式期间将所述输出数据流保持在稳定状态。

10.一种由双数据速率电路采用的数据生成方法，所述双数据速率电路包括时钟发生器、时钟分频器和复用器，所述数据生成方法包括：

所述时钟发生器接收源时钟信号以生成一对互补时钟信号；

所述时钟分频器仅使用所述一对互补时钟信号的单边沿转换来生成四个多相时钟信号，所述四个多相时钟信号连续异相90°；并且

所述复用器通过分别在所述四个多相时钟信号中的两个多相时钟信号的第一边沿转换和第二边沿转换时顺序地选择和取消选择多个数据位中的每个数据位并且输出每个选定的数据位作为输出数据流，来将所述多个数据位复用到所述输出数据流中，其中，所述两个多相时钟信号异相90°。