[实用新型]一种降低高速差分信号之间串扰的电路板

说明书

本实用新型实施例公开了一种降低高速差分信号之间串扰的电路板，包括若干差分对，包括所述差分对之间设置若干埋孔或若干盲孔。本实用新型通过在信号对之间增加盲孔或埋孔，因盲孔或埋孔连接差分信号参考面，降低了差分对之间的信号串扰，且减少差分对之间的间隔，减小PCB尺寸，提高板材利用率，节省成本。且将相邻的盲孔或埋孔用导线连接，进一步降低差分对之间的信号串扰，同时将相邻盲孔或埋孔之间的间距设为波长的十分之一，并将盲孔或埋孔的中间位置设在距离两差分对等间距处，进一步降低串扰。

技术领域

本实用新型涉及技术领域,具体地说是一种降低高速差分信号之间串扰的电路板。

背景技术

差分传输因为其抗干扰能力强，电磁辐射低等优点被很多高速接口规范广泛应用。从早期不到1Gbps的USB2.0,到目前速率为32Gbps的PCIE5.0都是采用差分传输。

随着速率的提高，信号质量问题越来越突出。而降低串扰作为提高信号质量关键手段也越来越重要。差分信号布线一般采用满足一定阻抗的具有一定宽度W和间距S两根走线。

目前PCB(Printed Circuit Board，印制电路板)的差分走线中，为了降低差分对之间的串扰，如图1所示，通常会根据传输信号的速率要求差分对之间满足一定的间隔D，如3倍线宽，5倍线宽，7倍线宽，9倍带宽，11倍带宽等，而且速率越高，要求的间隔越大，造成了布线空间紧张，PCB尺寸增加的问题。

实用新型内容

本实用新型实施例中提供了一种降低高速差分信号之间串扰的电路板，以解决现有技术中信号速率高导致差分信号对之间间距大、造成布线空间紧张、PCB尺寸增加的问题。

为了解决上述技术问题，本实用新型实施例公开了如下技术方案：

本实用新型提供了一种降低高速差分信号之间串扰的电路板，包括若干差分对，包括所述差分对之间设置若干埋孔或若干盲孔。

进一步地，所述差分对为差分微带线对，所述差分对之间设置若干盲孔。

进一步地，所述盲孔的中心点与两侧差分对的距离相等。

进一步地，所述盲孔通过导线依次连接。

进一步地，所述相邻盲孔的间隔为波长的十分之一，所述波长为信号最高传输速率的一半在PCB介质中所对应的波长。

进一步地，所述差分对为差分带状线对，所述差分带状线对之间设置埋孔。

进一步地，埋孔的中心点与两侧差分对的距离相等。

进一步地，所述埋孔通过导线依次连接。

进一步地，相邻埋孔的间隔为波长的十分之一，所述波长为信号最高传输速率的一半在PCB介质中所对应的波长。

实用新型内容中提供的效果仅仅是实施例的效果，而不是实用新型所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：

通过在信号对之间增加盲孔或埋孔，因盲孔或埋孔连接差分信号参考面，降低了差分对之间的信号串扰，且减少差分对之间的间隔，减小PCB尺寸，提高板材利用率，节省成本。且将相邻的盲孔或埋孔用导线连接，进一步降低差分对之间的信号串扰，同时将相邻盲孔或埋孔之间的间距设为波长的十分之一，并将盲孔或埋孔的中间位置设在距离两差分对等间距处，进一步降低串扰。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中差分线信号对的布线示意图；