[实用新型]一种双芯片程序更新装置有效
| 申请号： | 201921242273.1 | 申请日： | 2019-08-02 |
| 公开（公告）号： | CN210052151U | 公开（公告）日： | 2020-02-11 |
| 发明（设计）人： | 王进城 | 申请（专利权）人： | 爱士惟新能源技术(扬中)有限公司 |
| 主分类号： | G06F8/654 | 分类号： | G06F8/654 |
| 代理公司： | 32103 苏州创元专利商标事务所有限公司 | 代理人： | 李萍 |
| 地址： | 212200 江苏省镇*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 外扩存储器 芯片 缓冲电路 芯片更新 程序数据 程序更新装置 双芯片 状态时 断开 连通 更新 本实用新型 芯片间数据 非门电路 数据传输 透传 解析 存储 引入 | ||
1.一种双芯片程序更新装置，包括：第一芯片、第二芯片及用于存储需要更新的程序数据的外扩存储器；其特征在于，所述双芯片程序更新装置还包括：
第一缓冲电路，其连接于所述第一芯片和所述外扩存储器之间；
第二缓冲电路，其连接于所述第二芯片和所述外扩存储器之间；
所述双芯片程序更新装置具有第一芯片更新状态和第二芯片更新状态，当所述双芯片程序更新装置在所述第一芯片更新状态时，所述第一芯片通过所述第一缓冲电路和所述外扩存储器连通以获取所述需要更新的程序数据，所述第二芯片和所述外扩存储器断开；当所述双芯片程序更新装置在所述第二芯片更新状态时，所述第二芯片通过所述第二缓冲电路和所述外扩存储器连通以获取所述需要更新的程序数据，所述第一芯片和所述外扩存储器断开；
所述双芯片程序更新装置还包括用于在所述第一芯片更新状态和所述第二芯片更新状态之间切换的非门电路。
2.根据权利要求1所述的双芯片程序更新装置，其特征在于：所述第一芯片、所述第一缓冲电路和所述第二缓冲电路分别具有OE管脚，所述第一芯片的OE管脚连接于所述第一缓冲电路的OE管脚，所述非门电路连接于所述第一芯片的OE管脚和所述第二缓冲电路的OE管脚之间。
3.根据权利要求1所述的双芯片程序更新装置，其特征在于：所述第一芯片、所述第二芯片及所述外扩存储器分别具有SPI接口，各所述SPI接口分别包括MISO连接端口、MOSI连接端口、CLK连接端口及Slave_Set连接端口；所述第一芯片的CLK连接端口和Slave_Set连接端口连接于所述第一缓冲电路，所述第二芯片的CLK连接端口和Slave_Set连接端口连接于所述第二缓冲电路，所述外扩存储器的CLK连接端口和Slave_Set连接端口均连接于所述第一缓冲电路和所述第二缓冲电路。
4.根据权利要求3所述的双芯片程序更新装置，其特征在于：所述第一芯片的MOSI连接端口和所述第二芯片的MOSI连接端口分别连接于所述外扩存储器的MOSI连接端口；所述外扩存储器的MISO连接端口分别连接于所述第一芯片的MISO连接端口和所述第二芯片的MISO连接端口。
5.根据权利要求1所述的双芯片程序更新装置，其特征在于：所述第一缓冲电路具有接所述第一芯片的A端口、连接所述外扩存储器的Y端口及用于切换控制所述A端口能否将数据传递到所述Y端口的OE管脚。
6.根据权利要求1所述的双芯片程序更新装置，其特征在于：所述第二缓冲电路具有接所述第二芯片的A端口、连接所述外扩存储器的Y端口及用于切换控制所述A端口能否将数据传递到所述Y端口的OE管脚。
7.根据权利要求1所述的双芯片程序更新装置，其特征在于：所述第一芯片具有用于连接外部数据传输模块以获取所述需要更新的程序数据的对外通讯接口。
8.根据权利要求1所述的双芯片程序更新装置，其特征在于：所述第二芯片具有输入监测单元，所述输入监测单元连接所述非门电路的输入端。
9.根据权利要求1所述的双芯片程序更新装置，其特征在于：所述第一芯片及第二芯片为微控制器、数字处理器、单片机中的一种。
10.根据权利要求1所述的双芯片程序更新装置，其特征在于：所述外扩存储器为外扩Flash。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱士惟新能源技术(扬中)有限公司，未经爱士惟新能源技术(扬中)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201921242273.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：烧录治具和烧录装置
- 下一篇：用于电路板的远程调试装置
