[实用新型]基于LED显示屏芯片的锁相环电路有效
| 申请号： | 201921126445.9 | 申请日： | 2019-07-17 |
| 公开（公告）号： | CN210007691U | 公开（公告）日： | 2020-01-31 |
| 发明（设计）人： | 刘宝生;胡渊 | 申请（专利权）人： | 深圳市富满电子集团股份有限公司 |
| 主分类号： | H03L7/087 | 分类号： | H03L7/087;H03L7/093;H03L7/099;H03L7/18 |
| 代理公司： | 11514 北京酷爱智慧知识产权代理有限公司 | 代理人： | 占丽君 |
| 地址： | 518000 广东省深圳市福*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 分频器 鉴频鉴相器 压控振荡器 预分频器 滤波器 电荷泵 输出端 芯片 数据时钟频率 本实用新型 输入端连接 锁相环电路 控制信号 灵活配置 时钟频率 输出显示 数据时钟 顺序连接 显示刷新 输入端 可调 电路 | ||
1.一种基于LED显示屏芯片的锁相环电路，其特征在于，包括预分频器、鉴频鉴相器、电荷泵、滤波器、压控振荡器、主分频器和后分频器，其中，
所述预分频器、鉴频鉴相器、电荷泵、滤波器、压控振荡器和后分频器依次顺序连接，预分频器的输入端连接数据时钟，后分频器的输出端作为显示时钟；
所述压控振荡器的输出端通过所述主分频器接至所述鉴频鉴相器的输入端。
2.根据权利要求1所述基于LED显示屏芯片的锁相环电路，其特征在于，
所述滤波器包括低通滤波器。
3.根据权利要求1所述基于LED显示屏芯片的锁相环电路，其特征在于，
所述预分频器和后分频器的电路相同，均包括：第一二分频器、第二二分频器和多路选择器；
其中第一二分频器的输入端作为分频器的输入端，第一二分频器的输出端接第二二分频器的输入端，第二二分频器的输出端接所述多路选择器的第一输入端，第一二分频器的输出端还接所述多路选择器的第二输入端，第一二分频器的输入端还接所述多路选择器的第三输入端；多路选择器的控制端接第一控制信号，多路选择器的输出端作为分频器的输出端。
4.根据权利要求3所述基于LED显示屏芯片的锁相环电路，其特征在于，
所述主分频器包括计时器，计时器的输入端作为主分频器的输入端，计时器的输出端作为主分频器的输出端，计时器的输出端还连接至计时器的复位端，计时器的控制端接第二控制信号。
5.根据权利要求4所述基于LED显示屏芯片的锁相环电路，其特征在于，
所述第一控制信号和第二控制信号均为分频比，其中第一控制信号的取值为1、2或4，第二控制信号的取值为1～15中任一整数。
6.根据权利要求1所述基于LED显示屏芯片的锁相环电路，其特征在于，
所述压控振荡器包括场效应管NM0、电阻R1和环形振荡器；其中，场效应管NM0的栅极作为压控振荡器的输入端，场效应管NM0的源极通过所述电阻R1接地，场效应管NM0的漏级连接环形振荡器的偏置电流端。
7.根据权利要求6所述基于LED显示屏芯片的锁相环电路，其特征在于，
所述环形振荡器为三级全差分结构。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市富满电子集团股份有限公司，未经深圳市富满电子集团股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201921126445.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：时间校正电路
- 下一篇：一种5G信号接收装置
- 同类专利
- 基于LED显示屏芯片的锁相环电路-201921126445.9
- 刘宝生;胡渊 - 深圳市富满电子集团股份有限公司
- 2019-07-17 - 2020-01-31 - H03L7/087
- 本实用新型提供的基于LED显示屏芯片的锁相环电路，包括预分频器、鉴频鉴相器、电荷泵、滤波器、压控振荡器、主分频器和后分频器，其中，所述预分频器、鉴频鉴相器、电荷泵、滤波器、压控振荡器和后分频器依次顺序连接，预分频器的输入端连接数据时钟，后分频器的输出端作为显示时钟；所述压控振荡器的输出端通过所述主分频器接至所述鉴频鉴相器的输入端。该电路根据输入的数据时钟频率和控制信号，可以灵活配置输出显示时钟的频率，解决现有LED显示屏芯片中显示时钟频率可调项较少、显示刷新率不高的问题。
- 延迟电路和包括该延迟电路的半导体装置-201920713086.0
- 张玺;徐青;王麟;谢庆国 - 湖北京邦科技有限公司
- 2019-05-17 - 2020-01-03 - H03L7/087
- 本实用新型公开了延迟电路和包括该延迟电路的半导体装置。该延迟电路包括：第一延迟锁定环，其包括与时钟信号输入端连接的且由第一组延迟单元构成的第一延迟链；以及第二延迟锁定环，其包括与时钟信号输入端连接的且由相互连接的第二组延迟单元和第三组延迟单元构成的第二延迟链，其中，第一组延迟单元输出的第一延迟信号的第一延迟时间、第二组延迟单元输出的第二延迟信号的第二延迟时间以及第三组延迟单元输出的第三延迟信号的第三延迟时间各不相同，并且第一延迟时间大于第三延迟时间。通过本实用新型提供的技术方案，可以减小不同延迟锁定环所输出的延迟信号之间的延迟时间差。
- 专利分类
