[实用新型]延迟电路和包括该延迟电路的半导体装置

权利要求书

1.一种延迟电路，其特征在于，所述延迟电路包括：

第一延迟锁定环，其包括与时钟信号输入端连接的且由第一组延迟单元构成的第一延迟链；以及

第二延迟锁定环，其包括与所述时钟信号输入端连接的且由相互连接的第二组延迟单元和第三组延迟单元构成的第二延迟链，

其中，所述第一组延迟单元输出的第一延迟信号的第一延迟时间、所述第二组延迟单元输出的第二延迟信号的第二延迟时间以及所述第三组延迟单元输出的第三延迟信号的第三延迟时间各不相同，并且所述第一延迟时间大于所述第三延迟时间。

2.根据权利要求1所述的延迟电路，其特征在于，

所述第一延迟锁定环还包括第一电压产生电路，其第一电压输出端与所述第一组延迟单元的第一输入端并联连接，并且其第一反馈信号输入端与所述第一组延迟单元中的位于所述第一延迟链的末端的第一延迟单元的延迟信号输出端连接；

所述第二延迟锁定环还包括第二电压产生电路和第三电压产生电路，其中，所述第二电压产生电路的第二电压输出端与所述第二组延迟单元的第一输入端并联连接，并且其第二反馈信号输入端与所述第三组延迟单元中的位于所述第二延迟链的末端的第三延迟单元的延迟信号输出端连接；所述第三电压产生电路的第三电压输出端与所述第三组延迟单元的第一输入端连接。

3.根据权利要求2所述的延迟电路，其特征在于，所述第三电压产生电路包括固定电压产生电路或可调节电压产生电路。

4.根据权利要求3所述的延迟电路，其特征在于，所述固定电压产生电路包括所述延迟电路的偏置电压供应端。

5.根据权利要求3所述的延迟电路，其特征在于，当所述第三组延迟单元中仅包含一个第三延迟单元或其包含的多个所述第三延迟单元均相同时，所述可调节电压产生电路包括第三延迟锁定环，所述第三延迟锁定环包括由第四组延迟单元构成的第三延迟链和第四电压产生电路，并且所述第四电压产生电路的第四电压输出端与所述第四组延迟单元的第一输入端和所述第三组延迟单元的第一输入端并联连接，并且其第四反馈信号输入端与所述第四组延迟单元中的位于所述第三延迟链的末端的第四延迟单元的延迟信号输出端连接。

6.根据权利要求3所述的延迟电路，其特征在于，当所述第三组延迟单元中仅包含一个第三延迟单元或其包含的多个所述第三延迟单元均相同时，所述可调节电压产生电路包括依次连接的第四延迟锁定环至第M延迟锁定环，并且所述第四延迟锁定环至所述第M延迟锁定环中的每一个延迟锁定环所产生的延迟信号的延迟时间均受到与其连接的下一个延迟锁定环所产生的参考电压的控制，M为大于4的正整数。

7.根据权利要求6所述的延迟电路，其特征在于，所述第四延迟锁定环至所述第M-1延迟锁定环均包括由依次连接的两组延迟单元构成的延迟链以及用于向所述两组延迟单元中的一组延迟单元提供参考电压的电压产生电路，所述两组延迟单元中的另一组延迟单元的参考电压由与其连接的下一个延迟锁定环中的电压产生电路提供。

8.根据权利要求3所述的延迟电路，其特征在于，当所述第三组延迟单元包括不同的多个第三延迟单元分组时，所述可调节电压产生电路包括与多个所述第三延迟单元分组对应的多个延迟锁定环，并且多个所述延迟锁定环中的每一个均包括由一组延迟单元构成的延迟链以及用于向所述一组延迟单元和对应的所述第三延迟单元分组提供第三参考电压的电压产生电路。

9.根据权利要求3所述的延迟电路，其特征在于，当所述第三组延迟单元包括不同的多个第三延迟单元分组时，所述可调节电压产生电路包括与多个所述第三延迟单元分组对应的多组延迟锁定环，并且每组所述延迟锁定环均包括依次连接的多个延迟锁定环，并且多个所述延迟锁定环中的每一个延迟锁定环所产生的延迟信号的延迟时间均受到与其连接的下一个延迟锁定环所产生的参考电压的控制。

10.一种半导体装置，其特征在于，所述半导体装置包括权利要求1-9中任一项所述的延迟电路。