[实用新型]一种加速度传感器冲击测试控制电路

权利要求书

1.一种加速度传感器冲击测试控制电路，其特征在于，包括微处理器芯片及与其连接的输出脉冲模块、按键调节模块、显示模块、电源模块；

外部电源通过所述电源模块与所述微处理器芯片连接，并为其供电，所述显示模块显示当前冲击脉冲的宽度，所述按键调节模块用于调节冲击脉冲时间，所述输出脉冲模块用于输出脉冲信号并控制电磁阀。

2.根据权利要求1所述的加速度传感器冲击测试控制电路，其特征在于，所述微处理器芯片的第十脚至第十七脚经过数据线路与所述显示模块连接，所述显示模块包括若干个8段数码管。

3.根据权利要求2所述的加速度传感器冲击测试控制电路，其特征在于，所述数码管的使能端与使能三极管的集电极连接，使能二极管的发射极与第一电源VCC1连接，使能二极管的基极经过使能电阻与所述微处理器芯片连接。

4.根据权利要求1所述的加速度传感器冲击测试控制电路，其特征在于，所述微处理器芯片的第三十四脚与J1接口的第三脚连接，所述J1接口的第三脚经过第二十一电阻R21与J1接口的第四脚连接；所述微处理器芯片的第三十七脚与J1接口的第二脚连接，所述J1接口的第二脚经过第二十二电阻R22与J1接口的第一脚连接；所述J1接口的第一脚接地，其第四脚与第一电源VCC1连接。

5.根据权利要求1所述的加速度传感器冲击测试控制电路，其特征在于，还包括通信模块，所述通信模块与所述微处理器芯片连接，所述微处理器芯片通过所述通信模块与上位机进行信息交换。

6.根据权利要求5所述的加速度传感器冲击测试控制电路，其特征在于，所述微处理器芯片的第三十脚和第三十一脚与通讯模块连接。

7.根据权利要求1所述的加速度传感器冲击测试控制电路，其特征在于，所述微处理器芯片的第一脚、第九脚、第二十四脚、第三十六脚、第四十八脚均与第一电源VCC1连接；其第八脚、第二十三脚、第三十五脚、第四十七脚均接地。

8.根据权利要求1所述的加速度传感器冲击测试控制电路，其特征在于，所述微处理器芯片的第五脚连接第四晶体振荡器Y4的一端、第十二电容C12的第一端；所述微处理器芯片的第六脚连接所述第四晶体振荡器Y4的另一端和第十五电容C15的一端，所述第十二电容C12的另一端和所述第十五电容C15的另一端均接地；所述微处理器芯片的第四十四脚经过第二十三电容R23接地。

9.根据权利要求1所述的加速度传感器冲击测试控制电路，其特征在于，所述输出脉冲模块包括脉冲场效应管Q5和脉冲三极管Q6，所述脉冲场效应管Q5的源极接地、其漏极与第二二极管D2的阳极连接，所述脉冲场效应管Q5的漏极和所述第二二极管D2的阴极分别连接负载端；所述脉冲场效应管Q5的栅极与所述脉冲三极管Q6的集电极连接，所述脉冲三极管Q6的集电极经过第六电阻R6连接第二电源VCC2，其发射极接地，所述脉冲三极管Q6的基极经过第八电阻R8与第七电阻R7连接，并连接所述微处理器芯片的第十八脚，所述第七电阻R7的另一端与第三电源连接。

10.根据权利要求1所述的加速度传感器冲击测试控制电路，其特征在于，所述微处理器芯片的型号为STM32F103C8T6。