[发明专利]一种乱序高性能处理器的寄存器重命名方法及系统

说明书

本发明公开了一种乱序高性能处理器的寄存器重命名方法及系统。其中所述方法包括：基于高层次语言构建电子系统级ESL的参数化处理器模型，通过硬件生成器将处理器核心部件转换为实际电路，所述核心部件包括指令信息分类器和优化重排序缓存器结构的寄存器重命名部件；通过一个或多个硬件计数器组成的性能监测部件，实时分析实际处理器性能并确定所述核心部件的相关参数；所述性能监测部件用于统计处理器的分支预测器部件、指令信息分类器、重排序缓存器、重命名缓存器和指令分配部件的性能数据。此外，基于优化后的寄存器重命名结构，实现细颗粒度的指令提前退休机制，可以进一步地提升处理器性能。

技术领域

本发明涉及计算机处理器技术领域，具体涉及一种乱序高性能处理器的寄存器重命名方法及系统。

背景技术

随着科学技术的不断发展，处理器应用领域越来越广泛，同时对处理器的性能需求也在不断提高。处理器性能提升的方法主要有：提升处理器主频、提高指令级并行性。近年来已经不再刻意通过提升主频来提升处理器性能，而提高指令级并行性已成为提升处理器性能的主要手段。指令并行执行受限的主要因素包括：数据相关、控制相关和名相关。寄存器重命名机制可以消除名相关。在保持指令间依赖关系的同时，深入挖掘指令间潜在的并行性，可提升处理器的性能。

现有处理器技术中通过ROB进行寄存器重命名时，一个操作数在其生命周期中会存储于两个地方，操作数读取结构的复杂度也会增加。当通过重命名缓冲器或者混合寄存器文件进行寄存器重命名时，若有指令被重命名，但若没有空闲的重命名缓存，则该指令及其之后的所有指令都要停顿，直到有空闲的重命名缓存释放出来为止。

发明内容

为此，本发明实施例提供一种乱序高性能处理器的寄存器重命名方法及系统，可以提升处理器性能。

为实现上述目的，本发明实施例提供如下技术方案：

根据本发明实施例的第一方面，提供了一种乱序高性能处理器的寄存器重命名方法，所述方法包括：

基于高层次语言构建电子系统级ESL的参数化处理器模型，通过硬件生成器将处理器核心部件转换为实际电路，所述核心部件包括指令信息分类器和优化重排序缓存器结构的寄存器重命名部件；

通过一个或多个硬件计数器组成的性能监测部件，实时分析实际处理器性能并确定所述核心部件的相关参数；所述性能监测部件用于统计处理器的分支预测器部件、所述指令信息分类器、重排序缓存器、重命名缓存器和指令分配部件的性能数据。

可选地，所述指令信息分类器用于对指令译码部件解析出来的指令进行分类，分类结果包括指令类型instr_type1、指令类型instr_type2、指令类型instr_type3和指令类型instr_type4；其中所述指令类型instr_type1包括ALU和MUL指令，所述指令类型instr_type2包括Branch、Jump和ST指令，所述指令类型instr_type3包括DIV指令，所述指令类型instr_type4包括特殊指令。

可选地，所述指令类型instr_type1不占用重排序缓存器、重命名映射表和重命名缓存器的硬件资源；所述指令类型instr_type2不占用重命名缓存器的硬件资源；所述指令类型instr_type3占用重排序缓存器、重命名映射表和重命名缓存器的硬件资源。

可选地，所述指令信息分类器分类过程包括：

顺序读取重排序缓存器队列的头部指令，针对每一条头部指令执行：解析所述头部指令，对解析后的指令进行指令信息分类，将分类标志位添加在每一条头部指令；

所述缓存器重命名部件用于根据每条头部指令的分类标志位，执行所述分类标志位对应的退休机制。