[发明专利]增强型flash的计数方法及增强型flash

说明书

本发明公开了一种增强型flash的计数方法及增强型flash，该方法包括：当时钟信号的上升沿以及增加信号同时有效时，所述计数单元在初始值的基础上增加1，得到当前的计数值，并将所述计数值输入所述重映射单元；所述重映射单元对所述计数值进行高低位对换，得到经过重映射的计数值；所述非易失性存储器控制单元将所述经过重映射的计数值写入非易失性存储器。通过本发明，实现了存在非易失性存储器中的计数器的PE cycle相对均衡，从而使非易失性存储器的尺寸减少，从而减少芯片面积。

技术领域

本发明涉及芯片技术领域，尤其涉及增强型flash的计数方法及增强型flash。

背景技术

目前，含有应答保护单调计算器(Replay Protection Monotonic Counter，RPMC)的增强型FLASH是Intel将主推的基本输入输出系统(Basic Input-Output System，BIOS)芯片，它包含一个大容量的Flash芯片和RPMC电路。其中，RPMC电路是设计的重点，RPMC电路的要求是非易失和单调递增。为了满足这一要求，目前的设计方法是用非易失性存储器来直接对应四组32位的RPMC，因为每一组RPMC是32位，假设产品保证用10年，1分钟更新5次，需要的PE cycle(擦除次数)是10x365x24x60x5＝26,280,000而传统的非易失性存储器的PE cycle，只有100,000次，一组32位的RPMC就要8,410bits的非易失性存储器，目前的设计方法需要太多的非易失性存储器。

发明内容

本发明的主要目的在于解决现有技术中的增强型FLASH需要的非易失性存储器过多的技术问题。

为实现上述目的，本发明提供一种增强型flash的计数方法，所述方法应用于增强型flash，所述增强型flash包括计数单元、重映射单元以及非易失性存储器控制单元，所述方法包括：

当时钟信号的上升沿以及增加信号同时有效时，所述计数单元在初始值的基础上增加1，得到当前的计数值，并将所述计数值输入所述重映射单元；

所述重映射单元对所述计数值进行高低位对换，得到经过重映射的计数值；

所述非易失性存储器控制单元将所述经过重映射的计数值写入非易失性存储器。

可选的，在所述当时钟信号的上升沿以及增加信号同时有效时，所述计数器在初始值的基础上增加1，得到当前的计数值，并将所述计数值输入所述重映射单元之后，还包括：

当时钟信号的上升沿以及负载信号同时有效时，所述计数单元从所述重映射单元中加载数据，作为初始值。

可选的，所述计数值为32位数值。

可选的，所述重映射单元对所述计数值进行高低位对换，得到经过重映射的计数值包括：

所述重映射单元保持所述计数值的第16位以及第17位不变，并将第N位的值与第M位的值进行交换，得到经过重映射的计数值，其中，N＝1，2，3，……，15，且N+M＝33。

此外，为实现上述目的，本发明还提供一种增强型flash，所述增强型flash包括：

计数单元，用于当时钟信号的上升沿以及增加信号同时有效时，在初始值的基础上增加1，得到当前的计数值，并将所述计数值输入所述重映射单元；

重映射单元，用于对所述计数值进行高低位对换，得到经过重映射的计数值；

非易失性存储器控制单元，用于将所述经过重映射的计数值写入非易失性存储器。

可选的，所述计数单元用于：

当时钟信号的上升沿以及负载信号同时有效时，从所述重映射单元中加载数据，作为初始值。