[发明专利]一种参考时钟信号注入锁相环电路及消除失调方法

说明书

本发明提供一种参考时钟信号注入锁相环电路及消除失调方法，包括第一脉冲生成器、第二脉冲生成器、状态机、脉冲选择放大电路、压控延迟线、零失配鉴相器和滤波器，组成失调消除环路、锁相环路、压控振荡环路和注入锁相环路；状态机断开锁相环路和压控振荡环路，启用失调消除环路以采用第一脉冲生成器的信号来校正零失配鉴相器；状态机启用锁相环路和压控振荡环路，用校正后的零失配鉴相器来锁定第二脉冲生成器的信号；状态机将所述锁相环路切换到所述注入锁相环路，启用注入锁相环路，用于注入第一脉冲生成器的第一脉冲信号。本发明的参考时钟信号注入锁相环电路及消除失调方法解决了参考时钟信号注入环路的相位失配问题。

技术领域

本发明涉及电子电路的技术领域，特别是涉及一种参考时钟信号注入锁相环电路及消除失调方法。

背景技术

如图1所示，现有技术中参考时钟信号注入锁相环电路包括脉冲生成器(SlotGen)、鉴相器(Phase Detector)、滤波器(Filter)、压控振荡器(Voltage ControlledOscillator，VCO)和锁频环(Frequency Lock Loop，FLL)。其中，由于参考注入锁相环是在不断开环形振荡器的情况下，直接注入参考时钟信号，参考脉冲PUL_REFP与注入参考脉冲之前的压控振荡器的输出信号之间存在相位差tos，会导致参考脉冲PUL_REFP注入后的压控信号VCO_NEW的时钟杂散非常大。

图2示出了现有技术中的参考时钟信号注入相位误差引起时钟杂散的时序示意图。对于锁定后的参考时钟信号注入锁相环：

其中N为压控振荡器VCO信号的平均频率与参考时钟信号的时钟频率之比，T_ref为参考时钟信号的时钟周期，T_vco0为压控振荡器VCO信号的平均周期，T_vco1和T_vco2分别是压控振荡器VCO信号的两个瞬态周期。

可以推导得出，

因此，压控振荡器VCO信号的周期序列可得：

对上述因相位差t_os产生的压控振荡器VCO信号的周期序列，根据傅立叶变换分析可知，当相位差tos为1pS，压控振荡器VCO信号的平均频率为2.5GHz时，则其频谱上对应的参考时钟的时钟杂散为-52dBc；当相位差tos为10pS，压控振荡器VCO信号的平均频率为2.5GHz时，则其频谱上对应的参考时钟的时钟杂散为-31.8dBc。可以看出，当相位差tos(即，相位失调)越大时，参考时钟时钟杂散越高。这大大限制了参考时钟注入锁相环的应用场合。

因此，需要提供一种能够参考时钟信号注入锁相环电路及消除失调方法。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种参考时钟信号注入锁相环电路及消除失调方法，将参考时钟信号注入通路和锁相环鉴相通路合并成一个通路，并预先将鉴相器的失调清零，解决了参考时钟信号注入环路的相位失配问题。