[发明专利]一种图像处理设备、方法及装置

权利要求书

1.一种图像处理设备，其特征在于，所述设备包括：图像传感器、现场可编程逻辑门阵列FPGA和处理器CPU；

所述FPGA分别与所述图像传感器和所述CPU连接，所述图像传感器与所述CPU连接；

所述FPGA，用于通过控制所述图像传感器的输出时序信号，控制所述图像传感器向所述CPU传输图像数据；

所述FPGA，还用于向所述CPU传输待叠加信息；

所述CPU，用于将所述待叠加信息叠加至所述图像数据中；

所述CPU，具体用于当接收到图像数据，确定同步开始，并等待触发同步；当接收到待叠加信息，判断是否同步开始，如果是，将所述待叠加信息添加至同步队列并触发同步；

所述CPU，具体用于在等待触发同步时，判断预设时间长度内是否触发同步，如果是，获取所述同步队列中的所述待叠加信息，并将所述待叠加信息叠加至所述图像数据中。

2.如权利要求1所述的设备，其特征在于，所述CPU，具体用于根据接收到图像数据携带的时间信息和待叠加信息携带的时间信息，确定匹配的图像数据和待叠加信息，将待叠加信息叠加至与其匹配的图像数据中。

3.如权利要求1所述的设备，其特征在于，所述FPGA，具体用于向所述CPU传输伪图像数据，在所述伪图像数据中携带所述待叠加信息。

4.如权利要求1所述的设备，其特征在于，所述FPGA，还用于对双快门参数进行设置及控制工频同步。

5.一种图像处理方法，其特征在于，所述方法包括：

接收图像传感器传输的图像数据，其中，所述图像数据是FPGA通过控制所述图像传感器的输出时序信号，控制所述图像传感器传输的；

接收所述FPGA传输的待叠加信息；

将所述待叠加信息叠加至所述图像数据中；

所述接收图像传感器传输的图像数据之后，所述方法还包括：

确定同步开始，并等待触发同步；

所述接收所述FPGA传输的待叠加信息之后，所述方法还包括：

判断是否同步开始，如果是，将所述待叠加信息添加至同步队列并触发同步；

所述将所述待叠加信息叠加至所述图像数据中包括：

在等待触发同步时，判断预设时间长度内是否触发同步，如果是，获取所述同步队列中的所述待叠加信息，并将所述待叠加信息叠加至所述图像数据中。

6.如权利要求5所述的方法，其特征在于，所述将所述待叠加信息叠加至所述图像数据中包括：

根据接收到图像数据携带的时间信息和待叠加信息携带的时间信息，确定匹配的图像数据和待叠加信息，将待叠加信息叠加至与其匹配的图像数据中。

7.如权利要求5所述的方法，其特征在于，所述接收所述FPGA传输的待叠加信息包括：

接收所述FPGA传输的伪图像数据，其中，所述伪图像数据中携带所述待叠加信息。

8.一种图像处理装置，其特征在于，所述装置包括：

第一接收模块，用于接收图像传感器传输的图像数据，其中，所述图像数据是FPGA通过控制所述图像传感器的输出时序信号，控制所述图像传感器传输的；

第二接收模块，用于接收所述FPGA传输的待叠加信息；

叠加模块，用于将所述待叠加信息叠加至所述图像数据中；

所述装置还包括：

等待模块，用于确定同步开始，并等待触发同步；

所述装置还包括：

添加模块，用于判断是否同步开始，如果是，将所述待叠加信息添加至同步队列并触发同步；

所述叠加模块，具体用于在等待触发同步时，判断预设时间长度内是否触发同步，如果是，获取所述同步队列中的所述待叠加信息，并将所述待叠加信息叠加至所述图像数据中。

9.如权利要求8所述的装置，其特征在于，所述叠加模块，具体用于根据接收到图像数据携带的时间信息和待叠加信息携带的时间信息，确定匹配的图像数据和待叠加信息，将待叠加信息叠加至与其匹配的图像数据中。

10.如权利要求8所述的装置，其特征在于，所述第二接收模块，具体用于接收所述FPGA传输的伪图像数据，其中，所述伪图像数据中携带所述待叠加信息。