[发明专利]一种优化的三模冗余加固电路结构

说明书

本发明提出一种优化的三模冗余加固电路结构，涉及三模冗余电路优化技术领域，能够更好地改善现有技术中面积和功耗上的浪费情况。所述电路结构包括：COMB1一端连接DATA_IN_TMRO，另一端与DFF1和VOTER5的一端连接；所述DFF1一端连接CLKTMRO，另一端与VOTER1和VOTER2的一端连接；所述VOTER1的一端还与DFF2的一端和DFF5的另一端连接，所述VOTER1的另一端与COMB3的一端连接；所述COMB3的另一端与DFF3和VOTER6的一端连接；所述DFF3的一端输入CLK_TMRO，所述DFF3的另一端与VOTER3的一端、VOTER7的一端连接；所述VOTER3的一端还与DFF4的一端、DFF6的一端连接，所述VOTER3的另一端连接DATAOUTTMRO；还包括COMB2，所述COMB2的一端连接DATA_IN_TMR1，另一端与DFF2的一端和所述VOTER5的一端连接；所述DFF2的一端连接CLK_TMR1，另一端与所述VOTER2的一端连接。

技术领域

本发明涉及三模冗余电路优化技术领域，尤其涉及一种优化的三模冗余加固电路结构。

背景技术

一般来说，对集成电路设计SEU(单粒子翻转)加固的方法可以分为两类：一种是建立DICE(dual interlocked cell，DICE)即双立互锁单元库，一种是TMR(triple-modularredundancy，TMR)即三模冗余方法。

TMR主要采用软件方法，将输入网表变成三份，从而达到抗辐照的目的，其优点是自动化程度高，开发周期短，缺点是抗辐照性能不如建立抗辐照单元库，同时面积和功耗增加很多。如果全部采用TMR模式无疑会增加很多面积和功耗。

为此我们引入DMR(dual-modularredundancy，DMR)即两模冗余模式和自我反向锁存的三路选择器来实现TMR的效果。其中三路数据判决器简称Voter，是一种三输入单输出单元。输出为Z，三个输入为A，B，C。A、B、C三个输入中的任意两个为高时Z输出高电平，反之Z输出为低电平。模块功能函数为Z＝AB+AC+BC。

传统的三模冗余方案，参见图1，寄存器和组合逻辑的电路都复制三份，两两之间增加大数据判决器Voter。使用三份完全一样的电路，输入相同，三份输出连接到数据判决器。当三份电路中的任意一路受到单粒子轰击产生错误时，另外两份的输出依然能保持正确，那么经过数据判决器Voter，如果两个输入相同，那么输出就是该值的输出结果就保持不变。

当其中任意一份的组合逻辑上出现单粒子翻转，导致那一份的寄存器采到错误的数据传给数据判决器Voter的一端，但是另外两份的寄存器仍能采到正确的数据，所以数据判决器Voter输出正确的值。

传统的三模冗余TMR技术是对所有的敏感节点实现三模冗余，从而达到抗辐照的效果。随着设计复杂程度的增加，设计的规模也越来越大，如果使用三模冗余，会需要更大的面积，也会带来更大的功耗。

发明内容

为解决上述技术问题，本发明提出了一种优化的三模冗余加固电路结构，能够更好地改善现有技术中面积和功耗上的浪费情况。

本发明采用以下技术方案：

一种优化的三模冗余加固电路结构，所述电路结构包括：

COMB1，所述COMB1一端连接DATA_IN_TMRO，另一端与DFF1和VOTER5的一端连接；所述DFF1一端连接CLKTMRO，另一端与VOTER1和VOTER2的一端连接；所述VOTER1的一端还与DFF2的一端和DFF5的另一端连接，所述VOTER1的另一端与COMB3的一端连接；所述COMB3的另一端与DFF3和VOTER6的一端连接；所述DFF3的一端输入CLK_TMRO，所述DFF3的另一端与VOTER3的一端、VOTER7的一端连接；所述VOTER3的一端还与VOTER7的一端、VOTER4的一端连接，所述VOTER3的另一端连接DATAOUTTMRO；