[发明专利]一种优化的三模冗余加固电路结构

权利要求书

1.一种优化的三模冗余加固电路结构，其特征在于：所述电路结构包括：

COMB1，所述COMB1一端连接DATA_IN_TMRO，另一端与DFF1和VOTER5的一端连接；所述DFF1一端连接CLKTMRO，另一端与VOTER1和VOTER2的一端连接；所述VOTER1的一端还与DFF2的一端和DFF5的另一端连接，所述VOTER1的另一端与COMB3的一端连接；所述COMB3的另一端与DFF3和VOTER6的一端连接；所述DFF3的一端输入CLK_TMRO，所述DFF3的另一端与VOTER3的一端、VOTER7的一端连接；所述VOTER3的一端还与DFF4的一端、DFF6的一端连接，所述VOTER3的另一端连接DATAOUTTMRO；

还包括COMB2，所述COMB2的一端连接DATA_IN_TMR1，另一端与DFF2的一端和所述VOTER5的一端连接；所述DFF2的一端连接CLK_TMR1，另一端与所述VOTER2的一端连接；所述VOTER2的一端与所述DFF2的另一端、所述DFF1的另一端、所述VOTER1的一端、所述DFF5的另一端连接；所述VOTER2的另一端与COMB4的一端连接，所述COMB4的另一端与DFF4的一端、所述VOTER6的一端连接；所述DFF4的一端连接CLK_TMR1；所述DFF4的另一端与所述VOTER4的一端连接；所述VOTER4的一端与VOTER7的一端连接，另一端连接DATA_OUT_TMR1；

所述VOTER5的一端还与所述DFF5的一端连接；所述DFF5的一端连接CLK_TMR2，所述VOTER6的一端还与所述DFF6的一端连接；所述DFF6的一端连接CLK_TMR2，所述DFF6的另一端与所述VOTER7的一端连接，所述VOTER7的另一端连接DATA_OUT_TMR2；

其中，所述COMB1、所述COMB2、所述COMB3和所述COMB4分别为第一组合逻辑电路、第二组合逻辑电路、第三组合逻辑电路和第四组合逻辑电路；

其中，所述DFF1、所述DFF2、所述DFF3、所述DFF4、所述DFF5和所述DFF6分别为第一寄存器单元、第二寄存器单元、第三寄存器单元、第四寄存器单元、第五寄存器单元和第六寄存器单元；

其中，所述VOTER1、所述VOTER2、所述VOTER3、所述VOTER4、所述VOTER5、所述VOTER6和所述VOTER7分别为第一数据判决器、第二数据判决器、第三数据判决器、第四数据判决器、第五数据判决器、第六数据判决器和第七数据判决器；

其中，所述DATA_IN_TMR0或DATA_IN_TMR1为复制两份后的数据输入端口；

其中，所述CLK_TMR0或CLK_TMR1或CLK_TMR2为复制三份后的时钟输入端口；

其中，所述DATA_OUT_TMR0或DATA_OUT_TMR1或DATA_OUT_TMR2为复制三份后的数据输出端口。