[发明专利]用于逻辑电路的全速测试的系统芯片及其操作方法

权利要求书

1.一种包括多个核的系统芯片，包括：

所述多个核的第一核中的第一扫描寄存器，所述第一扫描寄存器最靠近所述第一核的输入端口；

所述第一扫描寄存器的反馈路径上的反相电路；

所述第一核中的第二扫描寄存器；以及

逻辑电路，其位于所述第一扫描寄存器与所述第二扫描寄存器之间的数据路径上，其中：

在用于所述逻辑电路的全速测试的测试模式中，所述反相电路通过反转从所述第一扫描寄存器输出的扫描数据来产生测试数据，

所述第一扫描寄存器响应于时钟信号的第一脉冲存储所述测试数据，

所述逻辑电路基于从所述第一扫描寄存器输出的测试数据产生结果数据，并且

所述第二扫描寄存器响应于所述时钟信号的所述第二脉冲存储所述结果数据。

2.根据权利要求1所述的系统芯片，其中，所述第二脉冲邻近于所述第一脉冲。

3.根据权利要求1所述的系统芯片，其中，所述时钟信号的频率与在所述系统芯片的正常功能中的工作时钟信号的频率相同。

4.根据权利要求1所述的系统芯片，其中，通过将目标数据与存储在所述第二扫描寄存器中的所述结果数据进行比较来识别所述逻辑电路的过渡延迟故障。

5.根据权利要求1所述的系统芯片，还包括：

选择电路，其为所述第一扫描寄存器提供从所述输入端口输出的功能数据和从所述反相电路输出的测试数据之一，其中，

在所述测试模式中，所述选择电路选择所述测试数据，以将所述测试数据提供至所述第一扫描寄存器。

6.根据权利要求5所述的系统芯片，其中，从所述多个核的顶层核提供所述功能数据。

7.一种包括多个核的系统芯片，包括：

所述多个核的第一核中的第一扫描寄存器，所述第一扫描寄存器最靠近所述第一核的输出端口；

所述第一扫描寄存器的反馈路径上的第一反相电路；

所述多个核的第二核中的第二扫描寄存器，所述第二扫描寄存器最靠近所述第二核的输入端口；以及

逻辑电路，其位于所述第一扫描寄存器与所述第二扫描寄存器之间的数据路径上，其中：

在用于所述逻辑电路的全速测试的测试模式中，所述第一反相电路通过反转从所述第一扫描寄存器输出的扫描数据来产生第一测试数据，

所述第一扫描寄存器响应于时钟信号的第一脉冲存储所述第一测试数据，

所述逻辑电路基于从所述第一扫描寄存器输出的所述第一测试数据产生结果数据，并且

所述第二扫描寄存器响应于所述时钟信号的第二脉冲存储所述结果数据。

8.根据权利要求7所述的系统芯片，其中，所述第二脉冲邻近于所述第一脉冲。

9.根据权利要求7所述的系统芯片，其中，所述时钟信号的频率与在所述系统芯片的正常功能中的工作时钟信号的频率相同。

10.根据权利要求7所述的系统芯片，其中，通过将目标数据与存储在所述第二扫描寄存器中的所述结果数据进行比较来识别所述逻辑电路的过渡延迟故障。

11.根据权利要求7所述的系统芯片，还包括：

第一选择电路，其接收功能数据和从所述第一反相电路输出的所述第一测试数据，并且为所述第一扫描寄存器提供所述功能数据和所述第一测试数据之一，其中，

在所述测试模式中，所述第一选择电路选择所述第一测试数据，以将所述第一测试数据提供至所述第一扫描寄存器。

12.根据权利要求11所述的系统芯片，还包括：

所述第二扫描寄存器的反馈路径上的第二反相电路；以及

第二选择电路，其为所述第二扫描寄存器提供从所述输入端口输出的所述结果数据和从所述第二反相电路输出的第二测试数据之一，其中，

在所述测试模式下，所述第二选择电路将所述结果数据提供至所述第二扫描寄存器。