[发明专利]数字音频功放同步电路及方法、电子设备

权利要求书

1.一种数字音频功放同步电路，其特征在于，包括：

控制模块、总线接口模块、锁相环模块、指示信号同步模块和主时钟分频器；

所述总线接口模块用于在接收到上位机发送的I2S时钟信号时，分别向所述锁相环模块和所述指示信号同步模块发送第一时钟信号；

所述锁相环模块用于在使能状态下，对所述第一时钟信号以及所述锁相环模块内部的工作时钟信号进行相位锁定，以获得第二时钟信号和与所述第二时钟信号对应的指示信号，并将所述第二时钟信号发送至所述主时钟分频器，将所述指示信号发送至所述指示信号同步模块；

所述指示信号同步模块用于接收到所述指示信号时，将所述指示信号同步至所述第一时钟信号，获得异步复位信号，并将所述异步复位信号分别发送至所述总线接口模块、所述控制模块以及所述主时钟分频器；

所述总线接口模块在接收到所述异步复位信号时，缓存所述上位机发送的音频数据；

所述主时钟分频器用于接收到所述异步复位信号时，对所述第二时钟信号进行分频处理，并将分频处理得到的各个系统时钟信号发送至所述控制模块；

所述控制模块用于在上电启动的情况下，向所述锁相环模块发送使能信号，并在接收到所述异步复位信号时，读取所述总线接口模块中的音频数据，并依据各个所述系统时钟信号，对所述音频数据进行处理并输出。

2.根据权利要求1所述的数字音频功放同步电路，其特征在于，所述指示信号同步模块，包括：

第一触发器和第二触发器；

所述第一触发器的第一输入端用于接收所述锁相环模块发送的所述指示信号；

所述第一触发器的输出端与所述第二触发器的第一输入端相连接；

所述第一触发器的第二输入端和所述第二触发器的第二输入端相连接，连接节点用于接收所述总线接口模块发送的所述第一时钟信号；

所述第一触发器的第三输入端和所述第二触发器的第三输入端均用于接收复位信号；

所述第二触发器的输出端用于输出所述异步复位信号。

3.根据权利要求1所述的数字音频功放同步电路，其特征在于，所述指示信号同步模块，包括：

第三触发器、第四触发器、第五触发器、第六触发器及数据选择器；

所述第三触发器的第一输入端用于接收所述锁相环模块发送的所述指示信号；

所述第三触发器的输出端分别与所述第四触发器的第一输入端以及所述数据选择器的第一输入端相连接；

所述第四触发器输出端分别与所述第五触发器的第一输入端以及所述数据选择器的第二输入端相连接；

所述第五触发器的输出端与所述数据选择器的第三输入端相连接；

所述第六触发器的输出端与所述数据选择器的第四输入端相连接，所述输出端用于输出所述异步复位信号；

所述数据选择器的输出端与所述第六触发器的第一输入端相连接；

所述第三触发器的第二输入端、所述第四触发器的第二输入端、所述第五触发器的第二输入端以及所述第六触发器的第二输入端均用于接收所述总线接口模块发送的所述第一时钟信号；

所述第三触发器的第三输入端、所述第四触发器的第三输入端、所述第五触发器的第三输入端和所述第六触发器的第三输入端均用于接收复位信号。

4.根据权利要求1所述的数字音频功放同步电路，其特征在于，所述控制模块通过I2C接口接收所述上位机发送的上电信号，并依据所述上电信号进行工作。

5.根据权利要求1所述的数字音频功放同步电路，其特征在于，所述总线接口模块发送的第一时钟信号为WS信号或者为WS衍生信号。

6.根据权利要求1所述的数字音频功放同步电路，其特征在于，所述总线接口模块在接收到所述异步复位信号时，依据预设的I2S协议对所述上位机发送的音频数据进行解码，并将解码后的音频数据缓存至所述总线接口模块的异步FIFO存储器中。