[发明专利]一种Camera Link图像信号发生装置及方法

权利要求书

1.一种Camera Link图像信号发生装置，其特征在于，包括网络转SPI模块、FPGA芯片、FLASH阵列、Camera Link接口模块和EEPROM，所述FPGA芯片用于实现FLASH控制模块、写入数据处理模块、读取数据处理模块、图像组帧模块和参数控制模块；其中，

网络转SPI模块，用于接收网络原始图像数据并进行接口转换，输出SPI接口的串行原始图像数据；

FLASH阵列，用于存储原始图像数据；

Camera Link接口模块，用于将组帧后的目标图像数据进行Camera Link信号编码，输出Camera Link接口的目标图像数据；

EEPROM，用于保存目标图像格式参数；

写入数据处理模块，用于接收SPI接口的串行原始图像数据，进行串并转换，得到并行原始图像数据并输出至FLASH控制模块；

FLASH控制模块，当工作于原始图像下载模式时，FLASH控制模块按FLASH时序控制要求将收到的并行原始图像数据写入FLASH阵列；当工作于目标图像输出模式时，读取FLASH阵列存储的原始图像数据并输出至读取数据处理模块；

读取数据处理模块，用于接收FLASH控制模块输出的原始图像数据，进行裁剪或拼接处理，并输出处理后的目标图像数据至图像组帧模块；

图像组帧模块，用于将收到的目标图像数据按目标图像格式要求进行组帧，输出组帧后的目标图像数据至Camera Link接口模块；

参数控制模块，用于接收外部输入的异步串口控制数据并进行解析，输出工作模式参数和目标图像格式参数，所述工作模式参数用于表征原始图像下载模式或目标图像输出模式。

2.根据权利要求1所述的Camera Link图像信号发生装置，其特征在于，所述FPGA芯片还用于实现：

异步FIFO数据缓存模块，用于以SPI时钟信号作为FIFO写时钟，写入并行的原始图像数据；并以FLASH控制模块的时钟作为FIFO读时钟，当FIFO缓存数据的深度满足FLASH控制模块执行一次FLASH阵列写入操作要求时，读取FIFO数据；FIFO写入和读取的数据位宽与FLASH阵列位宽相同；

双端口RAM数据缓存模块，包括A端口和B端口，其中，A端口用于写入RAM，B端口用于读取RAM，所述RAM 由PING块和PONG块组成；B端口根据图像组帧模块输出的读使能信号进行数据读取操作，当B端口进行PING块读取操作时，A端口执行PONG块写入操作，当B端口进行PONG块读取操作时，A端口执行PING块写入操作；A端口写入数据为FLASH阵列输出的原始图像数据，写入地址连续变化；B端口依据目标图像格式要求产生读取地址，读取目标图像数据，实现裁剪或拼接；所述双端口RAM数据缓存模块写入和读取的数据位宽与FLASH阵列位宽相同。

3.根据权利要求2所述的Camera Link图像信号发生装置，其特征在于，所述FLASH阵列包括N个型号相同的FLASH芯片，单个FLASH芯片的数据位宽为8位或16位，FLASH阵列以组为单位进行写入或读取操作，每个写入或读取周期完成N*8位或N*16位原始图像数据的操作。

4.一种Camera Link图像信号发生方法，其特征在于，采用如权利要求1、2或3所述的Camera Link图像信号发生装置，接收网络输入的原始图像数据并存储，完成原始图像数据下载，然后通过Camera Link接口发送目标图像数据，完成目标图像数据输出；具体包括以下步骤：

（1）通过网络转SPI模块接收网络原始图像数据，进行接口转换，并输出SPI接口的串行原始图像数据至写入数据处理模块；

（2）写入数据处理模块将收到的串行原始图像数据进行串并转换后缓存，并根据FLASH控制模块发送的读使能信号输出并行原始图像数据至FLASH控制模块；

（3）FLASH控制模块根据写入数据处理模块的缓存状态产生读使能信号，将收到的并行原始图像数据按FLASH芯片写入控制要求写入FLASH阵列；

（4）当原始图像数据全部下载至FLASH阵列或已下载数据达到FLASH阵列最大存储容量时，原始图像数据下载完成；

（5）FLASH控制模块根据读取数据处理模块的缓存状态按FLASH芯片读取控制要求读取FLASH阵列存储的原始图像数据，并输出原始图像数据至读取数据处理模块；

（6）读取数据处理模块将收到的原始图像数据进行缓存，并根据图像组帧模块发送的读使能信号和目标图像格式要求读取缓存，得到裁剪或拼接后的目标图像数据，并输出目标图像数据至图像组帧模块；

（7）图像组帧模块将收到的目标图像数据按目标图像格式要求进行组帧，将组帧后的目标图像数据输出至Camera Link接口模块；

（8）Camera Link接口模块接收组帧后的目标图像数据，进行Camera Link信号编码并输出符合Camera Link接口要求的目标图像数据；

（9）当FLASH控制模块读取完FLASH阵列存储的最后一帧原始图像数据后，重新开始读取第一帧原始图像数据，依此循环。