[发明专利]一种片上网络拓扑结构及其实现方法

说明书

本发明公开了一种片上网络拓扑结构及其实现方法，该拓扑结构包括多个Tile结构的传输层路由节点，而传输层路由节点的端口数量、虚通道数量、端口FIFO深度等参数可灵活配置；通过基于Tile的架构设计和布局规划，可解决现有多核片上系统的片上网络因交换矩阵数量较多且规模过于庞大而导致的硬件资源极大扩张、物理设计及后端实现困难的问题；该拓扑结构的实现方法中，通过系统建模及性能调优，可获得最优化的片上网络传输层参数，经硬件生成器直接将片上网络的关键部件转换为硬件电路，确保片上网络PPA最优化；该方案有利于优化报文路由流水线、关键路径的延迟，确保片上网络能在较高的主频下正常工作。

技术领域

本发明实施例涉及多核片上系统的片上网络技术领域，具体涉及一种片上网络拓扑结构及其实现方法。

背景技术

随着集成电路工艺技术的成熟，单芯片所集成的IP核数目越来越多，传统共享总线互连结构已经无法满足日益增长的片上通信需求，片上网络(Network-on-Chip，NoC)技术越来越广泛应用于多核片上系统，其核心思想是借用计算机网络技术，有效解决传统共享总线互连结构的局限性。片上网络主要包括网络接口(Network Interface，NI)、一个或多个路由节点(Router)和数据链路(Channel)，IP核产生的数据通过网络接口打包后发送到路由节点，路由节点根据数据包的目的地址对数据包进行转发，当数据包到达目的IP核的网络接口后，该网络接口从数据包中提取出有用的数据并发送给目的IP核。相比基于传统共享总线互连结构，片上网络技术具有空间可重用和良好的可扩展特性、包交换机制、设计效率高、全局异步局部同步设计、通信能耗低等优点。

片上网络的拓扑结构定义了片上网络中各个模块在芯片上的分布和连接的物理布局，拓扑结构的选择将直接影响到路由节点数量、网络路径、网络规模，从而影响了片上网络的时延、吞吐量、能耗、面积以及容错等，最终对片上网络性能参数产生重要影响。传统Mesh结构在片上网络中应用广泛，但该结构存在一系列的缺点：对称性易引起中央区域拥塞和热点，造成网络负载分布不均衡；其边缘节点相对闭塞，远端节点间长距离多跳通信易造成延迟过大；带宽、延迟等方面的性能不是最优；对于实时性数据传输要求较髙的网络，在这样情况下将无法保证服务质量。片上网络的数据包交换机制决定了数据包在网络中的传递方式，直接影响着网络的性能以及路由算法的设计，在电路交换机制中，数据包传输之前需要在源节点和目的节点之间建立专用通信链路，预留网络资源，链路的建立是通过一个头微片(head flit)来探测网络完成，电路交换机制需要预先建立连接，不太适合短突发类型的业务，此外由于只有专用链路建立后才开始进行数据的传输，而且该专用链路只有在数据成功发送和接收之后才释放，严重影响了网络资源的利用率；在虚切通交换机制中，数据包被切割成微片进行传输，这些微片由头微片(head flit)和数据微片(data flit)组成，路由节点的缓存需要1个或多个数据包大小，在传输过程中，通过包含路由和控制信息的头微片来创建到目的节点的链路，数据位片紧跟着头微片在网络中传，当头微片所请求的输出通道全忙时，头微片就地缓存在中间节点，后续的数据微片依次前往头微片受阻的节点。该交换的平均延迟对距离不敏感，便于网络拓展，相比于存储转发交换，该交换机制只有头微片携带控制信息，数据微片数紧跟头微片蠕动，减少了网络开销。

片上网络的通信一般采用多跳传输方式，对于通信距离相隔较远的IP核，需要经过多个中继路由节点和多次中间传输处理，在大规模多核片上系统(MultiprocessorSystem-on-Chip，MPSoC)中，片上网络通常因交换矩阵数量较多且规模过于庞大，往往导致硬件资源极大扩张、物理设计及后端实现困难等问题。

发明内容

为此，本发明实施例提供一种片上网络拓扑结构及其实现方法，以解决现有多核片上系统的片上网络因交换矩阵数量较多且规模过于庞大而导致的硬件资源极大扩张、物理设计及后端实现困难的问题。

为了实现上述目的，本发明实施例提供如下技术方案：