[发明专利]矩阵表示的纳米CMOS电路常开缺陷的快速映射方法

说明书

本发明公开的矩阵表示的纳米CMOS电路常开缺陷的快速映射方法，首先对三种纳米CMOS电路常开缺陷进行定义，再根据纳米CMOS电路连通域约束和电路缺陷情况，将给定的纳米CMOS电路构造为纳米CMOS矩阵表示；然后根据待映射的逻辑电路中节点间的扇入扇出关系，将逻辑电路构造为逻辑矩阵表示；之后建立两种矩阵的匹配规则并采用进化算法完成矩阵间可匹配元素的搜索；最后通过对两种矩阵进行元素匹配完成单元映射。本发明能够简化电路映射复杂度，提高电路求解效率和求解规模，减小映射面积，在提高单元利用率和映射成功率情况下，快速消除常开缺陷对纳米CMOS电路逻辑功能的影响，从而快速、有效地完成纳米CMOS电路常开缺陷的容错映射。

技术领域

本发明涉及集成电路领域，具体是一种矩阵表示的纳米CMOS电路常开缺陷的快速映射方法。

背景技术

随着晶体管特征尺寸缩小至纳米级，现有集成电路设计方法面临着如量子效应加剧、制造成本飞涨、光刻校准变得更加困难等诸多问题。一种流行观点认为，“自底向上”的电路组装方式结合新型纳米器件以及纳米交叉阵列结构能够有效解决这些问题。

在这种情况下，2005年Likharev和他的研究团队提出了结合CMOS与纳米连线层的新型CMOS/纳米线/分子混合(Cmos/nanowire/MOLecular hybrid，CMOL)电路结构，被认为是延续摩尔定律的最有可能的后CMOS技术之一。研究表明，CMOL电路结构既具有CMOS丰富的逻辑功能，又具有纳米技术的高集成度和低制造成本特性，使其在实现大容量存储器、现场可编程门级阵列(FPGAs)和神经网络的应用等方面具有潜在优势。

纳米CMOS电路结构具有类似三明治的层叠结构。如图1所示的纳米CMOS单元结构剖面示意图中，一个纳米CMOS电路基本单元由以下四部分组成：底层CMOS反相器阵列(即CMOS堆栈)、接口引脚、两条互为平行且垂直的输入/输出纳米线以及位于纳米线交叉处的可编程纳米二极管。其中，底层的CMOS反向器阵列通过高度不同的接口引脚与纳米线连接；中间层为多条平行的输入纳米线构成的输入纳米线层，与顶层输出纳米线层的各个交叉点位置是可编程的纳米二极管，通过激活可编程纳米二极管，信号将以CMOS输出引脚、输出纳米线、纳米二极管、输入纳米线、CMOS输入引脚的顺序，依次在不同的CMOL单元间进行传输。为了保证每条纳米线只能与一个接口引脚相连接，纳米线层与底层CMOS呈一定角度α排布，其中：

α＝arcsin(F_nano/βF_cmos)

F_nano和F_CMOS分别是相邻两条纳米线和相邻两个CMOS子系统间距的1/2，β是一个与CMOS子系统复杂度相关的无量纲因子。同时，纳米CMOS电路的纳米线呈周期性断裂排布，使得任意纳米CMOS单元只能与其周边M＝2r(r-1)-1个单元进行信号传输，这些单元组成了原始单元的连通域，其中r表示连通域半径。

纳米CMOS单元映射是指：给定一个逻辑电路和一个纳米CMOS电路阵列，目标是找到一个映射关系，将所有电路节点映射于纳米CMOS单元上。逻辑电路中具有连接关系的电路节点映射需在各自连通域内。在纳米CMOS电路中,纳米线实现“或”逻辑,CMOS反相器实现取“非”操作，两者共同完成“或非”功能。如图2所示为一个双输入单输出的简单电路及其在3×3大小的纳米CMOS电路上的映射示意图。将输入i₁、i₂分别映射于单元1、2上，将输出o₁映射于单元4上，通过编程控制单元1与单元4之间的纳米二极管n₁以及单元2与单元4之间的纳米二极管n₂开启，实现逻辑功能。