[发明专利]联合测试工作群组传输系统在审

申请号：	201911141023.3	申请日：	2019-11-20
公开（公告）号：	CN112825063A	公开（公告）日：	2021-05-21
发明（设计）人：	林振东;陈月峰	申请（专利权）人：	瑞昱半导体股份有限公司
主分类号：	G06F13/16	分类号：	G06F13/16;G06F13/20
代理公司：	隆天知识产权代理有限公司 72003	代理人：	黄艳;郑特强
地址：	中国台***	国省代码：	台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	联合测试工作传输系统
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

联合测试工作群组传输系统包含主控端及从属端。从属端包含测试存取端口电路、存储器及存储器接口控制器。测试存取端口电路包含测试数据暂存器组。存储器接口控制器将测试存取端口电路所传来的数据存储至存储器。主控端向测试存取端口电路传送一组下载指令位元以使测试存取端口电路选取测试数据暂存器组，并使测试存取端口电路进入数据移位状态以通过测试数据暂存器组接收数据封包。在接收数据封包的过程中，测试存取端口电路维持在数据移位状态以连续地接收数据封包中的位址及至少一笔写入数据。

技术领域

本发明涉及一种联合测试工作群组传输系统，特别涉及一种能够连续传输多笔写入数据的联合测试工作群组传输系统。

背景技术

在现有技术中，联合测试工作群组(Joint Test Action Group，JTAG)是以序列的方式传输信息，联合测试工作群组的接口主要包含数据输入端、数据输出端、重置端、时钟信号端及模式选择端。一般来说，为了能够以联合测试工作群组的接口来传输测试数据，系统会在待测装置上安装测试存取端口(Test Access Port，TAP)电路，测试存取端口电路可以通过联合测试工作群所规范的接口来控制内部的暂存器，以获取或输出待测装置的数据来进行测试及侦错。

一般来说，测试存取端口电路是以序列(serial)的方式接收模式选择信号及数据，因此在操作上较不弹性。举例来说，当主控电路欲将一笔写入数据存储至待测装置的存储器时，主控电路需向测试存取端口电路传送一系列的模式选择信号，使得测试存取端口电路在不同的状态中切换，以完整接收该笔写入数据及其所对应的存储位址。在此情况下，倘若主控电路欲将较多笔的数据下载至待测装置的存储器时，就需要花费大量的时间对测试存取端口电路进行重复的操作，使测试过程或下载数据的时间过于冗长。

发明内容

本发明的一实施例提供一种联合测试工作群组(Joint Test Action Group，JTAG)传输系统，联合测试工作群组传输系统包含主控端及从属端。

从属端包含测试存取端口(Test Access Port，TAP)电路、存储器及存储器接口控制器。测试存取端口电路包含数据输入端、时钟端、模式选择端及测试数据暂存器组。存储器接口控制器耦接于测试存取端口电路及存储器，存储器接口控制器将测试存取端口电路所传来的数据存储至存储器中对应于位址的存储空间。

主控端耦接于数据输入端、时钟端及模式选择端。主控端向模式选择端传送一组下载指令位元以使测试存取端口电路选取测试数据暂存器组，并使测试存取端口电路进入数据移位状态以通过测试数据暂存器组接收数据封包。

数据封包包含位址及至少一笔写入数据，且在接收数据封包的过程中，测试存取端口电路维持在数据移位状态以连续地接收数据封包中的数据。

附图说明

图1是本发明一实施例的联合测试工作群组传输系统的示意图。

图2是本发明一实施例的主控端将写入位址及写入数据传送至控制测试存取端口电路时的信号时序图。

图3是本发明另一实施例的主控端将写入位址及写入数据传送至控制测试存取端口电路时的信号时序图。

图4是本发明一实施例的数据信号中各组数值与写入采计信号的对应关系示意图。

符号说明

100 联合测试工作群组传输系统