[发明专利]一种基于对等结构的多节点数据交互方法

说明书

本发明一种基于对等结构的多节点数据交互方法,属于高可靠容错计算机技术领域。该方法采用多节点对等结构、高速串行总线方式和双端口存储模式，提供多处理器间或处理器与I/O接口高速传输能力，在有限任务周期内完成多节点间数据交互，多节点间通信相互独立，构建一个多处理器组成的容错计算机。多个容错计算机间可灵活配置余度模式，实现具有高可靠性、高安全性和可配置的容错计算机系统。本发明的优点是多节点间为点对点对等方式传输、多条链路可以同时传输、有效提高使总线效率、简化硬件设计、不占用处理器资源，并且从系统角度整合资源，提高容错计算机系统综合化、通用性水平。

技术领域

本发明一种基于对等结构的多节点数据交互方法，属于高可靠容错计算机技术领域。

背景技术

在高可靠容错计算机技术领域，容错计算机对处理器性能、可靠性要求较高，并且容错计算机任务功能越来越多。新一代容错计算机往往具有多个处理器节点，执行多种不同的任务。多个容错计算机又可配置成多余度，实现3×2余度容错计算机系统结构。

传统容错计算机按任务功能分为多种计算机，每种计算机采用多余度机制保证可靠性，使得系统复杂、体积重量庞大、价格昂贵，更主要是缺乏灵活配置能力。随着时代的发展，容错计算机将多个功能融合在一个计算机中，必然使用多个处理器节点执行不同的功能。多处理器节点间数据交互普遍采用共享总线型架构，并且通过主处理器节点转发数据，接口模块只与主处理器节点数据交互，这样必然导致数据交互速率较低、占用系统时间，系统软件在数据交互或转发上花费大量时间。

发明内容

本发明的目的：

本发明提出一种基于对等结构的多节点数据交互方法，解决多处理器间或处理器与I/O接口传输速率问题，目的是提高容错计算机运算和数据传输速率，并且从系统角度整合资源，具有高可靠性、强实时性和可配置能力，提高容错计算机系统综合化、通用性水平。

本发明的技术方案：

一种基于对等结构的多节点数据交互方法，所述方法基于一个硬件平台，所述硬件平台中处理器节点和总线接口模块节点属于对等结构，节点间为点对点的方式传输，通过高速串行总线方式和双端口存储模式，多节点进行DMA高速数据交互，不占用处理器资源。所述节点间包括处理器节点和处理器节点之间、处理器节点和总线接口模块节点之间、总线接口模块节点和总线接口模块节点之间。

优选地，所述硬件平台中的每个节点具有不同数量的双端口存储器，对应每个双端口存储器具有独立点到点的传输链路。

优选地，所述点到点传输链路为高速差分串行总线，使用FPGA芯片的高速serdes接口，具备8B/10B编解码能力。

优选地，所述硬件平台中各个处理器节点分别负责不同的运算控制功能，各处理器均具有访问总线接口模块的能力，并通过总线接口模块与外部设备进行数据通讯。

优选地，处理器节点或总线接口模块节点的双端口存储器分为接收区和发送区，系统软件将发送数据写入到发送区后，系统软件可继续执行其他功能；若硬件逻辑查询到双端口存储器发送区数据已更新，则将该数据转发到串行总线逻辑部分；接收数据则和发送过程相反，发送和接收过程在物理上独立，点到点两端属于对等结构，可同时数据传输。

优选地，所述高速串行总线采用自定义协议，自定义协议按照传输数据类型共分为：写数据、写寄存器、读寄存器，并定义了每种类型的数据格式。

本发明的优点：

本发明采用多节点对等结构、高速串行总线和双端口存储，提供多处理器间或处理器与I/O接口高速传输能力，多节点间为点对点的方式传输、多条链路可以同时传输、有效提高使总线效率、简化硬件设计、不占用处理器资源，并且从系统角度整合资源，具有高可靠性、强实时性和可配置能力，提高容错计算机系统综合化、通用性水平。