[发明专利]输出控制电路、数据传输方法和电子设备

权利要求书

1.一种输出控制电路，包括：

依次连接的串并转换电路、中间级缓存电路、锁存输出电路和选择控制电路；

所述串并转换电路，配置为对输入的串行数据进行串并转换，从而得到至少一组并行数据；

所述中间级缓存电路，配置为接收所述至少一组并行数据，并按照在所述串并转换电路中的串并转换的先后顺序将所述至少一组并行数据划分为至少两个类别的子组并行数据，并对所述至少两个类别的子组并行数据进行缓存；

所述锁存输出电路，包括多个锁存阵列，所述多个锁存阵列中的每一个锁存阵列分别配置为接收所述至少两个类别的子组并行数据中的任一类别的子组并行数据，并对所述任一类别的子组并行数据中的任一子组并行数据进行锁存输出；以及

所述选择控制电路，配置为在所述任一子组并行数据的有效脉冲持续时间内，控制所述多个锁存阵列中针对所述任一子组并行数据的锁存阵列对所述任一子组并行数据进行锁存输出。

2.根据权利要求1所述的输出控制电路，其中，所述串并转换电路包括：

采样信号发生器，所述采样信号发生器包括M个输出端，所述M个输出端配置为输出彼此之间的有效脉冲沿顺序相差第一设定时间的M个采样脉冲信号；以及

并联的M个第一锁存器，所述M个第一锁存器各自包括第一输入端、第二输入端、以及输出端；

所述M个第一锁存器的第一输入端均配置为接收所述串行数据，所述M个第一锁存器中的第m个第一锁存器的第二输入端电连接至所述采样信号发生器的第m个输出端；

所述第m个第一锁存器配置为基于所述第m个采样脉冲信号对所述串行数据中的任一M位序列中的第m位数据进行锁存输出，所述第m个第一锁存器的输出端输出针对所述任一M位序列的一组并行数据中的第m位数据；

其中，M为大于1的整数，m为大于等于1且小于等于M的整数。

3.根据权利要求2所述的输出控制电路，其中，所述中间级缓存电路包括：

M个第二锁存器，所述M个第二锁存器分为P个第二锁存器组，所述P个第二锁存器组中的第p个第二锁存器组包括所述M个第二锁存器中的第[(p-1)×M/P]+1个第二锁存器至第p×M/P个第二锁存器；

其中，所述M个第二锁存器各自包括第一输入端、第二输入端、以及输出端，所述M个第二锁存器中的第m个第二锁存器的第一输入端电连接至所述第m个第一锁存器的输出端；所述M个第二锁存器的第二输入端配置为接收时钟信号；所述第p个第二锁存器组中的M/P个第二锁存器的输出端配置为输出：所述至少两个类别的子组并行数据中的第p个类别的子组并行数据；

其中，P为大于1的整数，p为大于等于1且小于等于P的整数，M能够被P整除。

4.根据权利要求3所述的输出控制电路，其中，

所述多个锁存阵列包括P×N个锁存阵列，所述P×N个锁存阵列分为P个锁存阵列组，所述P个锁存阵列组中的第p个锁存阵列组包括N个锁存阵列，所述P×N个锁存阵列各自包括第一输入端、第二输入端和输出端；

其中，所述第p个第二锁存器组中的M/P个第二锁存器的输出端均电连接至所述第p个锁存阵列组中的N个锁存阵列的第一输入端；

其中，N为正整数，当所述串行数据包括X位数据时，N＝X/M，其中X为大于1的整数。

5.根据权利要求3所述的输出控制电路，其中，当m＝p×M/P时，所述第p个第二锁存器组中的M/P个第二锁存器的第二输入端均电连接至所述采样信号发生器的第m个输出端。

6.根据权利要求1～4之一所述的输出控制电路，其中，所述选择控制电路包括：

多个开关电路；以及

环形计数器，配置为在所述任一子组并行数据的有效脉冲持续时间内，控制所述多个开关电路中针对所述任一子组并行数据的一个开关电路输出控制信号，从而利用所述控制信号控制所述多个锁存阵列中针对所述任一子组并行数据的锁存阵列对所述任一子组并行数据进行锁存输出。