[发明专利]一种适用于双星编队的半物理仿真校时系统及校时方法

权利要求书

1.一种适用于双星编队的半物理仿真校时系统，其特征在于，该系统包含以下：外部时钟源、若干时钟信号处理模块、及若干实时仿真机；

所述外部时钟源与所述若干时钟信号处理模块串行连接；所述若干实时仿真机分别与所述时钟信号处理模块信号交互，并与该时钟信号处理模块形成闭合回路；

其中，所述时钟源发出第一信号，该第一信号分为两路输出，一路输出至分频电路，记为第二信号；另一路输出至下一个贯序串联的时钟信号处理模块，记为第三信号；

所述时钟信号处理模块包含分频电路、FPGA驱动模块；且所述分频电路、实时仿真机和FPGA驱动模块依次连接形成信号闭合回路；

所述实时仿真机包含实时仿真CPU和DA板卡，该DA卡板将第二信号转化为第四信号，并输出给所述FPGA驱动模块；

所述FPGA驱动模块接收所述第四信号，对第四信号进行任务处理，并输出第五信号至所述分频电路；

所述分频电路对所述第五信号进行分频处理，输出第六信号至所述实时仿真机，所述第六信号取代所述实时仿真机的实时晶振频率。

2.如权利要求1所述的适用于双星编队的半物理仿真校时系统，其特征在于，所述时钟源的输出端采用高频信号输出，同时具备正弦和/或方波信号输出。

3.如权利要求1述的适用于双星编队的半物理仿真校时系统，其特征在于，所述的分频电路接收的第一信号均来源于所述时钟源。

4.如权利要求1述的适用于双星编队的半物理仿真校时系统，其特征在于，所述实时仿真CPU上设有驱动程序。

5.如权利要求4所述的适用于双星编队的半物理仿真校时系统，其特征在于，所述若干个实时仿真机的仿真步长ti均一致，对应的初始化电压Vi均一致，所述若干个实时仿真机的初始化频率f0一致。

6.一种如权利要求1～5任一所述的适用于双星编队的半物理仿真校时系统的校时方法，其特征在于，该方法包括如下步骤：

S1：确定所述时钟源的信号特性和时钟源信号输出接口；

S2：确定各仿真系统的应用接口；

S3：根据实时仿真系统确定实时仿真程序的操作系统；

S4：将时钟源与各个时钟信号处理模块串行连接；

S5：给所述仿真校时系统通电，进行自主校时控制。

7.如权利要求6所述的适用于双星编队的半物理仿真校时系统的校时方法，其特征在于，在S5步骤中，进行自主校时控制的具体步骤如下：

S5.1，时钟源发出第一信号，所述第一信号分为两路信号，其中一路信号进入分频电路，记为第二信号，分频电路将所述第二信号传输至所述实时仿真机；另一路信号经直接转接输出至下一个贯序的时钟信号处理模块，记为第三信号；

S5.2，所述实时仿真机，通过DA板卡将第二信号转化为第四信号，并输出给所述FPGA驱动模块；

S5.3，所述FPGA驱动模块对第四信号进行任务处理，并输出第五信号至所述分频电路进行分频处理；

S5.4，分频电路输出第六信号至实时仿真机，取代所述实时仿真机中的实时晶振频率。

8.如权利要求7述的适用于双星编队的半物理仿真校时系统，其特征在于，所述时钟信号处理模块进行如下任务处理：

步骤一，设定所述实时仿真机的仿真步长ti及其对应的初始化电压Vi；

Vi＝Ф(ti)，其中，i为仿真步长的数量，且i为大于1的整数；

步骤二，设定好FPGA驱动模块中初始化电压Vi对应的初始化频率fi；

fi＝ф(Vi)；

步骤三，FPGA驱动模块采集第四信号的频率f0，并将其与所述初始化频率fi进行判断：

如果fi/f0≥k，则不对第四信号的频率f0进行分频处理；

如果fi/f0＜k，则对第四信号的频率f0进行2^{ln(100*(fi/f0))}的分频处理；

其中，k为最低分频参考系数。