[发明专利]放大电路

说明书

本发明公开一种放大电路。在一个实施例中，放大电路包括：共栅放大器，其中共栅放大器包括第一晶体管，其中第一晶体管的源极端子与本体端子经由第一电阻器耦合在一起。

技术领域

本发明的实施例是有关于放大电路，且特别是有关于一种功率放大电路。

背景技术

在标准的互补金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)工艺中，N型金属氧化物半导体(N-type metal oxide semiconductor，NMOS)晶体管因具有例如无本体效应、在时变电介质击穿(time-dependent dielectric breakdown，TDDB)可靠性问题上Vgb(栅极-本体电压)减小、衬底耦合减少等优点而广泛用于衬底的深N井(deep N-well，DNW)中。因此，在功率放大器中使用共源放大器(common source，CS)及共栅放大器(common gate，CG)来增大动态范围，特别是在低电压供应时。当共栅放大器的本体端子在低电压供应的情况下短路到接地时，共栅放大器遭受本体效应，在所述本体效应作用下阈值电压增大且动态范围减小。当共栅放大器的本体端子在高电压供应的情况下短路到接地时，由于共栅放大器的栅极端子在较高的电压电平下被加偏压，因此容易出现可靠性问题，例如时变电介质击穿。因此，共栅放大器中本体端子与源极端子的直接耦合被广泛用于解决此问题。然而，来自二极管的寄生本体电容(例如，在P型衬底中的P井与深N井之间或者在n型衬底中的P井之间)在很大程度上导致频率响应(例如，单位增益频率(Ft))劣化及损耗。因此，需要减弱可用于各种功率放大器、电流缓冲器及功能块中的共栅放大器中的本体电容效应，以防止频率响应劣化。

发明内容

本发明实施例提供一种放大电路，包括：共栅放大器，其中所述共栅放大器包括第一晶体管，其中所述第一晶体管的源极端子与本体端子经由第一电阻器耦合在一起。

附图说明

结合附图阅读以下详细说明能最透彻地理解本发明的各方面。注意，各种特征不一定按比例绘制。事实上，为说明清晰起见，可任意增大或减小各种特征的尺寸及几何形状。

图1说明根据本发明的一些实施例的功率放大器的示例性等效电路图；

图2说明根据本发明的一些实施例的半导体装置的一部分的剖视图；

图3A说明根据本发明的一些实施例的图1中所示功率放大器中的共栅(CG)晶体管的示例性小信号等效电路；

图3B说明根据本发明的一些实施例的图1中所示功率放大器的共栅(CG)晶体管的示例性小信号等效电路；

图4说明根据本发明的一些实施例示出在共栅(CG)晶体管的源极端子与本体端子之间耦合有电阻器与不耦合有电阻器两种情况下对功率放大器的性能进行比较的模拟结果的表；

图5说明根据本发明的一些实施例的操作图1中所示功率放大器的方法的流程图；

图6说明根据本发明的一些实施例的功率放大器的示例性等效电路图；

图7说明根据本发明的一些实施例的半导体装置的一部分的剖视图；

图8说明根据本发明的一些实施例的功率放大器的示例性等效电路图；

图9说明根据本发明的一些实施例的半导体装置的一部分的剖视图；

图10说明根据本发明的一些实施例的功率放大器的示例性等效电路图；

图11说明根据本发明的一些实施例的半导体装置的一部分的剖视图；

图12说明根据本发明的一些实施例的功率放大器的示例性等效电路图；